【正文】 JIU JIANG UNIVERSITY 畢 業(yè) 論 文（設(shè) 計(jì)） 題 目 基于 VHDL 的頻率計(jì)設(shè)計(jì) 英文題目 The frequency meter based on VHDL design 院 系 電子工程學(xué)院 專(zhuān) 業(yè) 電子信息工程 姓 名 年 級(jí) 指導(dǎo)教師 2021 年 6 月 九江學(xué)院學(xué)士學(xué)位論文 I 摘 要 數(shù)字頻率計(jì)是直接用十進(jìn)制數(shù)字來(lái)顯示被測(cè)信號(hào)頻率的一種測(cè)量裝置。它不僅可以測(cè)量正弦波、方波、三角波、尖脈沖信號(hào)，而且還可以測(cè)量它們的周期。經(jīng)過(guò)改裝，可以測(cè)量脈沖寬度，做成數(shù)字式脈寬測(cè)量?jī)x；在電路中增加傳感器，還可以做成數(shù)字脈搏儀、計(jì)價(jià)器等。因此數(shù)字頻率計(jì)在測(cè)量物理量方面應(yīng)用廣泛。本設(shè)計(jì)用 VHDL在 CPLD 器件上實(shí)現(xiàn)數(shù)字頻率計(jì)測(cè)頻系統(tǒng)，能夠用十進(jìn)制數(shù)碼顯示被測(cè)信號(hào)的頻率，而且還能對(duì)其他多種物理量進(jìn)行測(cè)量。具有體積小、可靠性高、功耗低的特點(diǎn)。采用 VDHL 編程設(shè)計(jì)實(shí)現(xiàn)的數(shù)字頻率計(jì)，除被測(cè)信號(hào)的整形部分、鍵輸入部分和數(shù)碼顯示部分以外，其余全部在一片 FPGA 芯片上實(shí)現(xiàn)，整個(gè)系統(tǒng)非常精簡(jiǎn)，而且具有靈活的現(xiàn)場(chǎng)可更改性。 關(guān)鍵字： VHDL 語(yǔ)言；頻率計(jì)； FPGA 基于 VHDL 的頻率計(jì)設(shè)計(jì) II The frequency meter based on VHDL design Abstract Digital frequency meter is directly with a decimal number to display the measured signal frequency of a measuring device. It not only can measure the sine wave, square wave, triangle wave, pulse signal, but also can measure their cycle. Modified, and can measure pulse width, into a digital pulse width measuring instrument。 Add the sensors in the circuit, but also can be made into digital pulse apparatus, meter, etc. So the digital frequency meter has been widely applied in measuring physical quantities. This design with VHDL on the CPLD device to realize digital frequency meter frequency measurement and control system, can use decimal digital display measured signal frequency, but also to measure a variety of other physical quantities. With the characteristics of small volume, high reliability, low power consumption. VDHL programming design was adopted to realize digital frequency meter, in addition to the measured signal of the plastic part and digital display, key input parts, all on a FPGA chip, the whole system is very pact, and with flexible field is modified. Key Words： VHDL language。 Frequency meter。 FPGA 九江學(xué)院學(xué)士學(xué)位論文 III 目 錄 摘 要 ........................................................................................................................... I The frequency meter based on VHDL design ................................................................II Abstract........................................................................................................................II 第一章 緒論 .................................................................................................................. 1 1． 1 課題的研究背景 ........................................................................................... 1 1． 2 頻率計(jì)發(fā) 展現(xiàn)狀 ........................................................................................... 1 第 2 章 數(shù)字頻率計(jì)的要求 ........................................................................................ 3 主要技術(shù)指標(biāo) ................................................................................................. 3 課題的研究?jī)?nèi)容 ............................................................................................. 3 第 3 章 數(shù)字頻率計(jì)的方案 設(shè)計(jì) ................................................................................ 4 基本原理 ....................................................................................................... 4 ． 1 頻率計(jì)測(cè)量頻率的設(shè)計(jì)原理 ........................................................... 4 頻率計(jì)測(cè)量頻率的原理圖 ................................................................... 4 設(shè)計(jì) 流程圖 ................................................................................................... 5 第 4 章 數(shù)字頻率計(jì)各模塊功能介紹 ........................................................................ 6 頻率控制模塊的 VHDL 語(yǔ)言源程序 ............................................................. 6 頻率控制模塊的程序如下： ............................................................ 6 頻率控制模塊 CNT12....................................................................... 7 十進(jìn)制加法計(jì)數(shù)器 CNT10 的 VHDL 語(yǔ)言源程序 ....................................... 7 十進(jìn)制計(jì)數(shù)器的程序 ........................................................................ 7 十進(jìn)制計(jì)數(shù)器的頂層設(shè)計(jì) ................................................................ 9 系統(tǒng)模塊的 VHDL 語(yǔ)言源程序 ..................................................................... 9 系統(tǒng)模塊的設(shè)計(jì) ................................................................................... 9 系統(tǒng)模塊的程序 .................................................................................. 9 鎖存器 LOCK 的 VHDL 語(yǔ)言源程序 ......................................................... 13 鎖存器 LOCK 的程序 ....................................................................... 13 鎖存器 LOCK 頂層設(shè)計(jì)圖 ............................................................... 14 譯碼模塊 DECODER 的 VHDL 語(yǔ)言源程序 ............................................. 15 譯碼模塊 DECODER 的程序 ........................................................... 15 四選一選擇器 MUX41 的 VHDL 語(yǔ)言源程序 ........................................... 16 MUX41 程序 ...................................................................................... 16 四進(jìn)制計(jì)數(shù)器 CNT4 的 VHDL 語(yǔ)言源程序 .............................................. 17 四進(jìn)制計(jì)數(shù)器 CNT4 的程序 ............................................................ 17 四進(jìn)制計(jì)數(shù)器 CNT4......................................................................... 17 基于 VHDL 的頻率計(jì)設(shè)計(jì) IV 250 分頻器的 VHDL 語(yǔ)言源程序 ............................................................. 18 250 分頻器的程序 ........................................................................... 18 250 分頻器 ....................................................................................... 18 九江學(xué)院學(xué)士學(xué)位論文 1 第一章 緒論 在科技高度發(fā)展的今天，集成電路和計(jì)算機(jī)應(yīng)用得到了高速發(fā)展。尤其是計(jì)算機(jī)應(yīng)用的發(fā)展。它在人們?nèi)粘Ｉ钜阎饾u嶄露頭角。大多數(shù)電子產(chǎn)品多是由計(jì)算機(jī)電路組成。而且將來(lái)的不久他們的身影將會(huì)更頻繁的出現(xiàn)在我們身邊。各種家用電器多會(huì)實(shí)現(xiàn)微電腦技術(shù)。頻率信號(hào)易于傳輸，抗干擾性強(qiáng)，可以獲得較