【正文】 系列，提供了業(yè)界，除了MAXPLUS II以外惟一真正與結(jié)構(gòu)無(wú)關(guān)的可編程邏輯設(shè)計(jì)環(huán)境。QUARTUSⅡ的編譯器還提供了強(qiáng)大的邏輯綜合與優(yōu)化功能，使設(shè)計(jì)人員能比較容易地將其設(shè)計(jì)集成到可編程邏輯器件中。 ⒊多平臺(tái)QUARTUS II軟件可在多種PC機(jī)和工作站的操作系統(tǒng)中運(yùn)行。⒋完全集成化QUARTUS II的設(shè)計(jì)輸入、處理、驗(yàn)證、器件編程等功能全部集成在統(tǒng)一的開發(fā)環(huán)境下，可以使用戶進(jìn)行動(dòng)態(tài)調(diào)試，加快開發(fā)進(jìn)程。 ⒌豐富的設(shè)計(jì)庫(kù)QUARTUS II提供豐富的庫(kù)單元供設(shè)計(jì)者使用，其中包括74系列的全部器件和多種特殊的邏輯宏功能(MacroFunction)以及新型的參數(shù)——化兆功能(MegaFunction) 。⒍接受高級(jí)描述語(yǔ)言QUARTUS II接受多種硬件描述語(yǔ)言，包括VHDL、AHDL、C、C++等語(yǔ)言。⒎良好的人機(jī)界面QUARTUSⅡ具有比MAXPLUSⅡ更加人性化的人機(jī)界面，方便工程人員的操作?；谏鲜龅奶攸c(diǎn)，本文采用QUARTUSⅡ軟件對(duì)HDB3編、譯碼的仿真驗(yàn)證?；贔PGA的HDB3編譯碼的建模與實(shí)現(xiàn) HDB3碼編碼器的建模與實(shí)現(xiàn)第三章 HDB3碼編碼器的建模與實(shí)現(xiàn) HDB3碼的編碼規(guī)則 在現(xiàn)實(shí)的通信系統(tǒng)中，為了滿足基帶傳輸?shù)囊?，單極性脈沖序列必須經(jīng)過(guò)適當(dāng)?shù)幕鶐Ь幋a，以保證傳輸碼型中無(wú)直流分量，有一定的自檢能力和適應(yīng)不同信源的統(tǒng)計(jì)特性的能力。在基帶傳輸中，常用的碼型有AMI碼、HDB3碼、4B/3T碼、CMI碼、以及雙相碼等。其中，AMI碼是將輸入單極性波形的所有正脈沖變?yōu)檫m合于在信道傳輸?shù)恼?fù)極性交替的脈沖，而HDB3碼則是在AMI碼基礎(chǔ)上改進(jìn)的一種雙極性歸零碼，它除具有AMI碼功率譜中無(wú)直流分量，可進(jìn)行差錯(cuò)自檢等優(yōu)點(diǎn)外，還克服了AMI碼當(dāng)信息中出現(xiàn)連“0” 碼時(shí)定時(shí)提取困難的缺點(diǎn)，同時(shí)HDB3碼頻譜能量主要集中在基波頻率以下，占用頻帶較窄，因此被廣泛用作PCM(Pulse Code Modulation，脈沖編碼調(diào)制)線路傳輸碼型，因此要了解HDB3碼的編碼規(guī)則，首先要知道AMI碼的構(gòu)成規(guī)則，AMI碼就是把單極性脈沖序列中相鄰的“1”碼(即正脈沖)變?yōu)闃O性交替的正、負(fù)脈沖。將“0”碼保持不變，把“1”碼變?yōu)?1交替的脈沖。如：信息序列：10011010111100001AMI碼：+1001+1010+11+110000+1HDB3碼是一種AMI碼的改進(jìn)型，它的編碼過(guò)程為：①?zèng)]有4個(gè)或4個(gè)連“0”串時(shí)，HDB3編碼規(guī)律與AMI碼相同，即“1”碼變?yōu)椤?1”、 “1”交替脈沖。②當(dāng)代碼序列中出現(xiàn)4個(gè)或4個(gè)以上連“0”串時(shí)，則將每4個(gè)連“0”小段即“0000”的第4個(gè)0變換成與前一非“0”符號(hào)(+1或1)同極性的符號(hào)，用破壞符號(hào)V表示(即+1記為+V，1記為V)。③為了使附加V符號(hào)后的序列不破壞“極性交替反轉(zhuǎn)”造成的無(wú)直流特性，還必須保證相鄰V符號(hào)也應(yīng)極性交替。這一點(diǎn)，當(dāng)相鄰V符號(hào)之間有奇數(shù)個(gè)非0符號(hào)時(shí)，則是能得到保證，當(dāng)有偶數(shù)個(gè)非0符號(hào)時(shí)，則就得不到保證，這時(shí)再將該小段的第一個(gè)0變換成+B或B，B符號(hào)的極性與前一非0符號(hào)的極性相反，并讓后面的非0符號(hào)從V符號(hào)開始再交替變換[]。 基于VHDL的編碼器的建模及實(shí)現(xiàn) 編碼器的VHDL建模及難點(diǎn)分析從編碼規(guī)則來(lái)分析，HDB3碼的編碼器的設(shè)計(jì)的難點(diǎn)是在于如何判決是否應(yīng)該添加符號(hào)“B”，因?yàn)檫@涉及到有現(xiàn)在事件的狀態(tài)決定過(guò)去事件狀態(tài)的問(wèn)題。按照實(shí)時(shí)信號(hào)處理的理論，這是無(wú)法實(shí)現(xiàn)的。但是在實(shí)際的電路中，可以考慮用寄存器的方法，首先把信碼寄存在寄存器里，同時(shí)設(shè)置一個(gè)計(jì)數(shù)器計(jì)算兩個(gè)“V”之間“1”的個(gè)數(shù)，經(jīng)過(guò)4個(gè)碼元時(shí)間后，有一個(gè)判偶電路來(lái)給寄存器發(fā)送是否添加符號(hào)“B”的判決信號(hào)，從而實(shí)現(xiàn)添加符號(hào)“B”功能。為了減少資源的消耗和電路的復(fù)雜度，在對(duì)信號(hào)進(jìn)行HDB3碼編碼時(shí)，先依據(jù)HDB3碼的編碼規(guī)則進(jìn)行添加破壞符號(hào)“V”然后進(jìn)行添加符號(hào)“B”操作，最后才進(jìn)行單極性信號(hào)變成雙極性信號(hào)的轉(zhuǎn)換。圖 HDB3碼編碼器模型如圖所示：整個(gè)HDB3碼的編碼器包括3個(gè)功能部分：添加破壞符號(hào)“V”、添加符號(hào)“B”和單極性碼轉(zhuǎn)變成雙極性碼，各部分之間采用同步時(shí)鐘作用，并且?guī)в幸粋€(gè)異步的復(fù)位（清零）端口。不過(guò)，信號(hào)處理的順序不能像編碼規(guī)則那樣：首先把代碼串變換成為AMI碼，完成添加破壞符號(hào)“V”、添加符號(hào)“B”工作之后，其后的“+1”和“1”的極性還要依據(jù)編碼規(guī)則的規(guī)定變換。這樣做需要大量的寄存器，同時(shí)電路結(jié)構(gòu)也變得復(fù)雜。因此本設(shè)計(jì)在此處把信號(hào)處理的順序變換一下：首先完成添加破壞符號(hào)“V”工作，接著執(zhí)行添加符號(hào)“B”功能，最后實(shí)現(xiàn)單極性變雙極性的信號(hào)輸出。這樣做的好處是輸入進(jìn)來(lái)的信號(hào)和添加破壞符號(hào)“V”、添加符號(hào)“B”功能電路中處理的信號(hào)都是單極性信號(hào)，且需要的寄存器的數(shù)目可以很少。另外，如何準(zhǔn)備識(shí)別電路中的“1”、“V”和“B”，這也是一個(gè)難點(diǎn)，因?yàn)椤癡”和“B”符號(hào)是人為標(biāo)識(shí)的符號(hào)，但在電路中最終的表示形式還是邏輯電平“1”，同時(shí)QUARTUSⅡ軟件也不能像HDB3碼的編碼規(guī)則那樣把代碼串變換成AMI碼，這是因?yàn)镼UARTUSⅡ軟件不能處理帶負(fù)號(hào)的信號(hào)，因此在軟件中本設(shè)計(jì)還是利用雙相碼來(lái)表示。雙相碼的編碼規(guī)則如下：對(duì)每個(gè)二進(jìn)制代碼分別利用兩個(gè)不同相位的二進(jìn)制代碼去取代。例如：信息序列： 110010雙相碼： 101001011001通過(guò)字節(jié)替代方法解決了識(shí)別“1”、“V”和“B”的問(wèn)題。 基于VHDL編碼器的實(shí)現(xiàn)1. 添加破壞符號(hào)“V”的實(shí)現(xiàn) 添加破壞符號(hào)“V”模塊的功能實(shí)際上就是對(duì)消息代碼里的四個(gè)連0串的檢測(cè)，即當(dāng)出現(xiàn)四個(gè)連0串的時(shí)候，把第四個(gè)“0”變換成符號(hào)“V”（“V”可以是邏輯電平“1”），而在其他的情況下，則保持消息代碼的原樣輸出，同時(shí)為了區(qū)別代碼“1”、 “V”和“0”，在添加破壞符號(hào)“V”時(shí)，用“11”標(biāo)識(shí)符號(hào)“V”，用“01”標(biāo)識(shí)符號(hào)“1”，用“00”標(biāo)識(shí)符號(hào)“0”。因此，添加破壞符號(hào)“V”的設(shè)計(jì)思想如下：首先判斷輸入的代碼是什么，如果輸入的符號(hào)是“0”碼，則接著判斷這是第幾個(gè)“0”碼，如果是第四個(gè)“0”碼，則把這個(gè)“0”碼變換成“V”碼。在其他的情況下，讓原碼照常輸出。：其中： ①COUNT0是作為連0的計(jì)數(shù)器。② COUNT0_S是四個(gè)連“0”狀態(tài)寄存器。1表示遇到四個(gè)連0，0表示未遇到四個(gè)連0的狀態(tài)③在本程序中用“01”標(biāo)識(shí)“1”。④在本程序中用“00”標(biāo)識(shí)“0”。⑤在本程序中用“11”標(biāo)識(shí)“V”。 添加破壞符號(hào)“V”符號(hào)流程圖，完成HDB3碼編碼的程序?qū)崿F(xiàn)添加破壞符號(hào)“V”功能的程序，以下給出實(shí)現(xiàn)添加破壞符號(hào)“V”功能的關(guān)鍵代碼，具體程序見附錄一。ADD_V: PROCESS(CLK,CLR) 添加破壞符號(hào)V程序 BEGIN IF(CLK39。EVENT AND CLK=39。139。)THEN IF(CLR=39。139。)THEN CODEOUTV=00。 COUNT0=0。 ELSE CASE CODEIN IS WHEN 39。139。=CODEOUTV=01。 01表示1 COUNT0=0。 WHEN 39。039。= IF(COUNT0=3)THEN COUNT0_S=39。139。 CODEOUTV=11。 COUNT0=0。 ……………………………… END PROCESS ADD_V。 S0(0)=CODEOUTV(0)。 S1(0)=CODEOUTV(1)。此添加破壞符號(hào)“V”功能程序設(shè)計(jì)了一個(gè)計(jì)數(shù)器COUNT0，用來(lái)作為應(yīng)添加破壞符號(hào)“V”符號(hào)的標(biāo)志。例如在程序代碼中當(dāng)CODEIN=1表示輸入的信號(hào)為“1”COUNT0不計(jì)數(shù)，代碼輸出為CODEOUTV=“01”，當(dāng)CODEIN=0時(shí)表示輸入的代碼為“0”，此時(shí)判斷COUNT0的狀態(tài)，如果為“3”，則COUNT0_S=1，CODEOUTV=11，計(jì)“0”計(jì)數(shù)器COUNT0清0，即代碼：COUNT0_S=39。139。； CODEOUTV=“11”；COUNT0=0；這都是在進(jìn)程PROCESS中，通過(guò)條件控制語(yǔ)句CASE完成添加破壞符號(hào)“V”功能。假設(shè)輸入某信息序列，根據(jù)設(shè)計(jì)思想，輸入代碼一添加破壞符號(hào)“V”后的關(guān)系如下：信息序列： 10000100001100011添加破壞符號(hào)V后：0100000011010000001101010000000101“B”的實(shí)現(xiàn)根據(jù)HDB3碼的編碼規(guī)則可知：添加破壞符號(hào)“V”模塊的功能是為了保證附加“V”符號(hào)后的序列不破壞“極性交替反轉(zhuǎn)”造成的無(wú)直流特性，即當(dāng)相鄰“V”符號(hào)之間有偶數(shù)個(gè)非0符號(hào)的時(shí)候，把后一小段的第一個(gè)“0”變換成一個(gè)非破壞符號(hào)——“B”符號(hào)。其中：① FIRSTV作為前面是否出現(xiàn)“11”即符號(hào)“V”的標(biāo)志位，其中0表示前面沒(méi)有出現(xiàn)V，1表示前面已經(jīng)出現(xiàn)過(guò)符號(hào)V。② COUNT1作為記非0符號(hào)的奇偶數(shù)，其中0表示為偶數(shù)，1表示為奇數(shù)。③ FIRST_1遇1狀態(tài)寄存器，1表示前面遇到過(guò)1，0表示沒(méi)有遇到過(guò)。④ 在本程序中用“10”來(lái)標(biāo)識(shí)符號(hào)“B”。⑤ 在本程序中用“01”來(lái)標(biāo)識(shí)符號(hào)“1”。⑥ 在本程序中用“00”來(lái)標(biāo)識(shí)符號(hào)“0”。⑦ 在本程序中用“11”來(lái)標(biāo)識(shí)符號(hào)“V”。 添加符號(hào)“B”符號(hào)流程圖，此添加符號(hào)“B”模塊涉及到一個(gè)有現(xiàn)在事件的狀態(tài)決定過(guò)去事件狀態(tài)的問(wèn)題，其次還有如何確定是“1”，還是“V”的問(wèn)題，是本畢業(yè)設(shè)計(jì)所遇到的第一個(gè)難點(diǎn)。本程序處理難點(diǎn)的思路是：先把碼元（經(jīng)過(guò)添加破壞符號(hào)“V”處理過(guò)的）放入一個(gè)四位的移位寄存器中，在同步脈沖（時(shí)鐘信號(hào)）的作用下，同時(shí)進(jìn)行是否添加符號(hào)“B”的判決，等到碼元從移位寄存器里出來(lái)的時(shí)候，就可以決定是應(yīng)該變換成“B”符號(hào)，還是照原碼輸出。因此，在程序的結(jié)構(gòu)中進(jìn)行元件聲明（Component Declaration），調(diào)用庫(kù)里的D觸發(fā)來(lái)實(shí)現(xiàn)延遲作用。為了是程序的流程更加清晰，用了四個(gè)元件例化語(yǔ)句（Component Instantiation）——DFFX：DFF PORT MAP（），來(lái)說(shuō)明信號(hào)的流向。所謂元件例化就是引入一種連接關(guān)系，將預(yù)先設(shè)計(jì)好的設(shè)計(jì)實(shí)體定義為一個(gè)元件，然后利用特定的語(yǔ)句將此元件與當(dāng)前的設(shè)計(jì)實(shí)體中的指定的端口相連接，從而為當(dāng)前設(shè)計(jì)實(shí)體引入一個(gè)新的低一級(jí)的設(shè)計(jì)層次。在此程序中，當(dāng)前的設(shè)計(jì)實(shí)體相當(dāng)于一個(gè)較大的電路系統(tǒng)，所定義的例化元件相當(dāng)于一個(gè)要插在這個(gè)電路系統(tǒng)板上的芯片，而當(dāng)前設(shè)計(jì)實(shí)體中所指定的端口則相當(dāng)于這塊電路板準(zhǔn)備接收此芯片的一個(gè)插座。元件例化是使VHDL設(shè)計(jì)實(shí)體構(gòu)成自上而下層次化設(shè)計(jì)的一種重要途徑。以下給出添加符號(hào)“B”模塊的部分程序，完整的程序見附錄一。DS11: DFF PORT MAP(S1(0),CLK,S1(1))。 DS01: DFF PORT MAP(S0(0),CLK,S0(1))。 DS12: DFF PORT MAP(S1(1),CLK,S1(2))。 DS02: DFF PORT MAP(S0(1),CLK,S0(2))。 DS13: DFF PORT MAP(S1(2),CLK,S1(3))。 DS03: DFF PORT MAP(S0(2),CLK,S0(3))。 調(diào)元件DFF,即D觸發(fā)器 BCLK: CLKB=NOT CLK。 ADD_B: PROCESS(CLKB) BEGIN IF(CLKB39。EVENT AND CLKB=39。139。)THEN IF(CODEOUTV=11)THEN ………………………… ELSIF(CODEOUTV=01)THEN IF(COUNT1=0)THEN FIRST_1=39。139。 COUNT1=1。 S1(4)=S1(3)。 S0(4)=S0(3)。 ELSE S1(4)=S1(3)。 S0(4)=S0(3)。 END IF。 ELSE COUNT1=COUNT1。 S1(4)=S1(3)。 S0(4)=S0(3)。 END IF。 END IF。 END PROCESS ADD_B。 CODEOU