【正文】 法和乘法運算，這樣，基本庫實際上由信號源庫、算子庫、函數(shù)庫和信號接收器庫組成。 專業(yè)庫 除了基本庫以外， SystemView 的專業(yè)庫提供可選擇的能夠增加核心庫功能的用于特殊應用的庫。使用專業(yè)庫中的圖符， SystemView 就可以方便地進行各種復雜的系統(tǒng)仿真，更能發(fā)揮 SystemView 信號級系統(tǒng)設計的特點。 SystemView 的專業(yè)庫包括有通信庫（ Communication Library）、 DSP 庫（ DSP Library）、邏輯庫（ Logic Library）、射頻 /模擬庫（ RF/Analog Library）和 MLink 應用。它們分別用于基本通信系統(tǒng)的仿真、 DSP 系統(tǒng)的仿真、邏輯模擬、無線通信系統(tǒng)射頻模塊的仿真與科學計算軟件 Matlab 的鏈接。 自定義庫 當 SystemView 豐富的圖符庫資源不能完全滿足用戶的需要時， SystemView 還提供了自定義庫“ User Code Library”功能，為系統(tǒng)設計人員提供了更加靈活的設計手段。 本文涉及的圖符詳細介紹 本課題是基于 版本實現(xiàn) HDB3 碼編譯碼系統(tǒng)的仿真的，本節(jié)將給出在該軟件版本下，后續(xù)的 HDB3 碼編譯碼系統(tǒng)仿真中所涉及到的圖符庫和圖符，以便于查詢和應用。 基本庫 仿真時所用到的基本庫中的圖符或庫如下所示： 信源庫 子系統(tǒng) 加法器 操作庫 函數(shù)庫 信宿庫 接下來按上述順序給出部分圖符或庫的使用方法。 信源庫。雙擊信源庫圖標，彈出對話框如圖 21 所示。 8 圖 21 信源庫對話框 選擇 Periodic 中的 Pulse Train 進行參數(shù)設置，可以得到時鐘信號；選擇 Noise/PN 中的 PN Seq 進行參數(shù)設置，可以得到隨機序列；選擇 Aperiodic 中的 Step Fct 進行參數(shù)設置，可以得到階躍信號。 子系統(tǒng)圖符。 在 HDB3 碼的編譯碼系統(tǒng)仿真中，搭建并調試成功編碼系統(tǒng)，進行譯碼系 統(tǒng)搭建和調試時，編碼系統(tǒng)就不需要再動，為使界面美觀，且觀察、調試譯碼系統(tǒng)更加方便，可以把編碼系統(tǒng)用子系統(tǒng)圖符表示。選定待建子系統(tǒng)中所包含的所有圖符及其連接，單擊鼠標右鍵，選擇“ Create Metasystem”，即可完成子系統(tǒng)的創(chuàng)建。子系統(tǒng)以一個圖符體現(xiàn)出來，該圖符與 SystemView 所提供的其他圖符形狀相同。 操作庫。雙擊操作庫圖符，彈出對話框如圖 22 所示。 圖 22 操作庫對話框 選擇 Logic 中的 Compare 進行參數(shù)設置，實現(xiàn)數(shù)據(jù)比較器功能；選擇 Delays 中的Delay 進行參 數(shù)設置，實現(xiàn)時延功能。 函數(shù)庫。雙擊函數(shù)庫圖符，彈出對話框如圖 23 所示。 9 圖 23 函數(shù)庫對話框 選擇 Non Linear 中的 Rectify 可以實現(xiàn)全波整流功能。 信宿庫。雙擊信宿庫圖符，彈出對話框如圖 24 所示。 圖 24 信宿庫對話框 選擇 Analysis 中的 Analysis 可以實現(xiàn)波形顯示功能。這是進行波形分析時最常用的圖符。 專業(yè)庫 在專業(yè)庫中，仿真用到的只有邏輯庫中的圖符，邏輯庫的標識圖為 。 雙擊邏輯庫圖符，彈出對話框如圖 25 所示。 10 圖 25 邏輯庫對話框 選擇 Gates/Buffers 中的 AND、 Invert、 NOR 和 OR 進行參數(shù)設置，分別可實現(xiàn)與、非、或非和或的功能；選擇 FF/Latch/Reg 中的 Shft8in 進行參數(shù)設置，可實現(xiàn)最多 8 位移位寄存器的功能， HDB3 碼譯碼器利用該器件實現(xiàn)五位移位寄存器功能；選擇 Counters中的 Cntr4 進行參數(shù)設置，可實現(xiàn)四位輸入的計數(shù)器功能；選擇 Mixed Signal 中的 SPDT進行參數(shù)設置，可實現(xiàn)單刀雙擲開關，即數(shù)據(jù)選擇器的作用；選擇 Devices/Parts 中的OneShot 進行參數(shù)設置，可實現(xiàn)單穩(wěn)態(tài)觸發(fā)器功能。 11 3 編譯碼系統(tǒng)設計方案 編碼器設計方案 HDB3 碼是 AMI 碼的改進形式。 AMI 碼的編碼規(guī)則 很簡單， 可概括為 “一變零不變，正負交替換”，這種編碼規(guī)則雖然解決了信源輸出碼型存在直流分量和低頻分量的問題，但當信息序列中連 “ 0” 較多時，接收端難以從接受信號中提取定時信號， HDB3碼克服了 AMI 碼的這一問題，其編碼原理如下： 先將信息符號中的“ 1”交替變換為 +1 與 1，然后去檢查它的連“ 0”串情況，當出現(xiàn) 4 個以上連“ 0”串時，則將每 4 個連“ 0”小段的第 4 個“ 0”變換成與前一非 0 符號（ +1 或 1）同極性的符號，顯然，這樣會破壞“極性交替反轉”的規(guī)律。該符號被稱為破壞符號，用 V 符號表示（即 +1 記為 +V， 1 記為 V）。為使附加 V 符號后的序列不破壞“極性交替反轉”造成的無直流特性，還必須保證相鄰 V 符號也應極性交替。當相鄰 V 符號之間有奇數(shù)個非 0 符號時，就用取代節(jié)“ 000V”（ V 符號取 +1 或 1）來取代 4個連“ 0”；當相鄰 V 符號之間有偶數(shù)個非 0 符號時，則用“ B00V”取代節(jié)代替 4 個連“ 0”，而 B 符號的極性與前一非 0 符號 服從 極性相反（以 +1 記為 +B， 1 記為 B）。值 得注意的是：讓該 B 符號后面的非 0 符號從 V 符號開始再交替反轉極性。 下面以 100001000011000011 為例，說明 HDB3 編碼的具體方法，見表 31。 表 31 HDB3 編碼過程 輸入信息 1 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 1 1 V 碼 0 0 0 0 +1 0 0 0 0 1 0 0 0 0 0 +1 0 0 B 碼 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 B 碼信息合路 +1 0 0 0 0 1 0 0 0 0 +1 1 +1 0 0 0 1 +1 HDB3 碼 +1 0 0 0 +1 1 0 0 0 1 +1 1 +1 0 0 +1 1 +1 圖 31 HDB3 碼編碼器原理框圖 根據(jù) HDB3 碼編碼原理設計的編碼器原理圖如 圖 31 所示。 HDB3 碼編碼器硬件電路設計應該包含四個模塊：四連“ 0”檢測器、“ V”碼產生信 源四 連 “ 0 ” 檢 測 器 產 生 V 碼產 生 B 碼合 路A M I 碼 編 碼 器A M I 碼 編 碼 器合 路H D B 3 碼 輸 出 12 器、“ B”碼產生器和 AMI 碼編碼器。本節(jié)就此四個模塊的設計分別進行闡述。 四連“ 0”檢測器 四連“ 0”檢測是判斷是否產生“ V”碼和“ B”碼的關鍵所在，用 計數(shù)器和邏輯電路來設計四連“ 0”檢測電路原理圖如圖 32 所示。計數(shù)器的時鐘周期等于碼元寬度 ?；蚍情T的邏輯是一真則假，清零端 MR 低電平有效。 當輸入信息為“ 1”時，計數(shù)器的清零端有效，計數(shù)器處于清零狀態(tài)； 當輸入信息中出現(xiàn)連“ 0”時，計數(shù)器處于計數(shù)狀態(tài)，每輸入一個“ 0”碼，計數(shù)器加 1，輸入端連續(xù)輸入四個“ 0”碼， 則 計數(shù)器的輸出端 Q2 輸出“ 1”，該狀態(tài)一方面反饋至計數(shù)器清零控制端通過和信息序列進行或非運算使計數(shù)器清零，另一方面作為四連“ 0”檢測信號輸出到后續(xù)的“ V”碼產生器。 圖 32 四連“ 0”檢測電路 原理框圖 “ V”碼產生器 “ V”碼產生器由一個單穩(wěn)態(tài)觸發(fā)器構成，原理圖如 圖 33 所示。當輸入的四連“ 0”檢測信號 跳變 為“ 1”時，單穩(wěn)態(tài)觸發(fā)器產生一個寬度和碼元寬度相同的脈沖信號。單穩(wěn)態(tài)觸發(fā)器的輸出一方面 是 “ V”碼序列，另一方面輸入到后續(xù)的“ B”碼產生器。 圖 33 “ V”碼產生電路原理框圖 “ B”碼產生器 由 HDB3 編碼規(guī)則可知，四連“ 0”的 取代節(jié) 可能是“ 000V”，也可能是“ B00V”，具體用哪個 取代節(jié) 去代替，要看它之前的 取代節(jié) 后的“ 1”碼的個數(shù)，當“ 1”碼個數(shù)為偶數(shù)時，用“ B00V”代替，當“ 1”碼個數(shù)為奇數(shù)時，則用“ 000V”代替。之前已經生成了“ V”碼序列，“ B”碼序列的生成只需 選擇性的輸出 “ V”碼 脈沖 ： 當 取代節(jié) 不需要“ B”碼 時，選擇輸出“ 0”，需要時選擇輸出“ V”碼脈沖， 就 可 得到“ B”碼序列。因此，“ B”碼產生器中計數(shù)器的作用就是對每個 取代節(jié) 后的“ 1”碼個數(shù) 的奇偶 進行 統(tǒng)計 ， 統(tǒng)計 結果 作為數(shù)據(jù)選擇器的控制信號 。“ B”碼產生器電路原理圖如 圖 34 所示。 C L K計 數(shù) 器 M R Q 2 或 非 門時 鐘 輸 入信 息 序 列 輸 入連 “ 0 ” 組 檢 測 輸 出單 穩(wěn) 態(tài) 觸 發(fā) 器四 連 “ 0 ” 檢 測信 號“ V ” 碼 序列 輸 出 13 圖 34 “ B”碼產生電路原理框圖 信息序列為單極性不歸零碼，要 統(tǒng)計 輸入信息中“ 1”個數(shù)，需要先將單極性不歸零 碼變換為單極性歸零碼，作為時鐘信號輸入。數(shù)據(jù)選擇器的兩路數(shù)據(jù)分別為“ V”碼序列和“ 0”電平。計數(shù)器的輸出 Q0，即計數(shù)器的最低位，具有奇偶判別功能，用 Q0的輸出信號控制數(shù)據(jù)選擇器，當“ 1”的個數(shù)為奇數(shù)時 Q0 輸出“ 1”，數(shù)據(jù)選擇器輸出“ V”碼序列；當“ 1”的個數(shù)為偶數(shù)時 Q0 輸出為“ 0”，數(shù)據(jù)選擇器輸出“ 0”電平。 時延后的 “ V”碼序列每輸入一個“ 1”，計數(shù)器清零。 AMI 編碼器 圖 35 AMI 碼編碼電路原理框圖 AMI 碼的編碼方法是：將輸入編碼器的二進制信息符號“ 0”編為 AMI 碼的“ 0”符號；將二進制信息符號“ 1”編為交替出現(xiàn)的“ +1”和“ 1” AMI 碼。 AMI 碼編碼器電路原理圖如 圖 35 所示。單極性歸零符號序列一方面作為計數(shù)器的時鐘信號， 統(tǒng)計 輸入序列中符號“ 1” 的個數(shù) ，另一方面控制兩個單穩(wěn)態(tài)觸發(fā)器 產生脈沖 ，這兩個單穩(wěn)態(tài)觸發(fā)器的脈沖電平分別為“ +1”和“ 1” ，實現(xiàn)了單極性到雙極性的變換，單穩(wěn)態(tài)觸發(fā)器的脈沖寬度為信息序列碼元寬度的一半，實現(xiàn)了不歸零碼到歸零碼的碼型轉換 。計數(shù)器 的輸出 Q0 控制 數(shù)據(jù)選擇器。當 Q0 為“ 1”時，輸入的信息序列中，當前輸入的符號“ 1”為第奇數(shù)個，數(shù)據(jù)選擇器輸出“ +1”； 當 Q0 為“ 1”時，輸入的信息序列中，當前輸入的符號“ 1”為第偶數(shù)個，數(shù)據(jù)選擇器輸出“ 1”。 默認輸入信息序列的前一個非零符號編碼為“ 1”。 C L K計 數(shù) 器 M R Q 0 碼 型 變 換時 延 1 ~ 3 碼 元2 / 1 數(shù)據(jù) 選 擇器0信 息 序 列 輸 入“ V ” 碼 序 列“ B ” 碼 序列 輸 出C L K計 數(shù) 器 Q 0 2 / 1 數(shù)據(jù) 選 擇器單 穩(wěn) 態(tài) 觸 發(fā) 器 ( + 1 )單 穩(wěn) 態(tài) 觸 發(fā) 器 ( 1 )單 極 性 歸 零 序 列 輸 入A M I 碼 編 碼 輸 出 14 譯碼器設計方案 HDB3 碼的譯碼規(guī)則比較簡單 。 首先，接收端將“ +1000+1”、“ 10001”、“ +100+1”和“ 1001”這四種特殊序列依次恢復為“ +10000”、“ 10000”、“ 0000”和“ 0000”；然后將 + 1 均恢復為 1 即可。譯碼部分主要由組合邏輯電路實現(xiàn)，原理圖如 圖 36 所示。 圖 36 HDB3 碼譯碼 器原理框圖 先 將 HDB3 碼按“ +1”和“ 1”分為兩路單極性信號。當 +1 分路（ 1 分路）信號檢測出“ 10001”或“ 1001”，同時 1 分路（ +1 分路）信號檢測出“ 0000”時， 則可 確定檢測 到特殊序列，或門輸出 變?yōu)?1， 單穩(wěn)態(tài)觸發(fā)器產生寬度為四個碼元寬度的脈沖 ，傳號用“ 0”表示，空號用“ 1”表示 。 分析時序可知，或門輸出變?yōu)?1 之前緊鄰的四個碼元正是編碼序列中特殊序列需要譯碼為 0 的符號， HDB3 碼經過全波整流、 時延 四個碼元 的 處理后與 單穩(wěn)態(tài)觸發(fā)器的輸出序列 做乘運算，即可恢復不歸零二進制序列。由于兩路的檢測過程完全相 同，下面就其一路信號給出“ 10001”、“ 1001”和“