【正文】 下，UART的發(fā)送器一個(gè)位時(shí)間寬度的邏輯0信號至TXD，即起始位。n XCNT16是bclk的計(jì)數(shù)器 X_WAIT狀態(tài)n 同UART接收狀態(tài)機(jī)中的R_WAIT狀態(tài)類似。轉(zhuǎn)換完成立即回到X_WAIT狀態(tài)。n 狀態(tài)機(jī)送完停止位后回到X_IDLE狀態(tài)，并等待另一個(gè)數(shù)據(jù)幀的發(fā)送命令。use 。use 。 Port (bclkt,resett,xmit_cmd_p:in std_logic。 txd:out std_logic。end transfer。 定義個(gè)子狀態(tài)signal state:states:=x_idle。beginprocess(bclkt,resett,xmit_cmd_p,txdbuf) 主控時(shí)序、組合進(jìn)程variable xt16:std_logic_vector(4 downto 0):=00000。variable txds:std_logic。139。 txd_done=39。 txds:=39。 復(fù)位 elsif rising_edge(bclkt) then case state iswhen x_idle= 狀態(tài)1，等待數(shù)據(jù)幀發(fā)送命令 if xmit_cmd_p=39。 then state=x_start。039。 end if。 xt16:=00000。 txds:=39。 state=x_start。 when x_wait= 狀態(tài)3，等待狀態(tài) if xt16=01110 then if xbitt=framlent then state=x_stop。xt16:=00000。 end if。 state=x_wait。 when x_shift=txds:=txdbuf(xbitt)。 state=x_wait。039。 xt16:=00000。 state=x_stop。 txd_done=39。 else xt16:=xt16+1。139。 end if。 end case。 txd=txds。end Behavioral。在本設(shè)計(jì)中沒有校驗(yàn)位，但只要改變Generic參數(shù)FrameLen，也可以加入校驗(yàn)位，停止位是固定的1位格式。功能：UART接受器。library IEEE。use 。entity reciever isgeneric(framlenr:integer:=8)。 定義輸入輸出信號 r_ready:out std_logic。end reciever。 定義各子狀態(tài)signal state:states:=r_start。beginpro1:process(rxdr)begin if rxdr=39。 then rxd_sync=39。 else rxd_sync=39。 end if。pro2:process(bclkr,resetr,rxd_sync) 主控時(shí)序、組合進(jìn)程variable count:std_logic_vector(3 downto 0)。variable rbufs:std_logic_vector(7 downto 0)。139。 count:=0000。039。 r_ready=39。 rt:=0。 r_ready=39。end if。039。 count:=0000。 state=r_center。 else state=r_start。 when r_wait= 狀態(tài)3，等待狀態(tài) if count=1110 then count:=0000。 else state=r_sample。 else count:=count+1。 end if。 rt:=rt+1。 狀態(tài)4，數(shù)據(jù)位采樣檢測 when r_stop=r_ready=39。 rbuf=rbufs。 狀態(tài)4，輸出幀接收完畢信號 when others=state=r_start。 end if。end Behavioral。本文用Verilog 通過本次課程設(shè)計(jì)，系統(tǒng)學(xué)習(xí)了應(yīng)用EDA的VHDL語言設(shè)計(jì)、仿真與實(shí)現(xiàn)硬件的方法。也非常感謝王老師的指導(dǎo)和同學(xué)的幫助，讓我受益匪淺，也明白動(dòng)手能力的重要性，當(dāng)然也要學(xué)好理論知識。[5] （第二版）【M】.北京：化學(xué)工業(yè)出版社，2005[6]..【M】.北京：清華大學(xué)出版社，2005.[7].單片機(jī)軟件UART(通用異步接收/發(fā)送裝置)的設(shè)計(jì)資料 ．電子電路網(wǎng)[引用日期 20120531][8]楊躍．FPGA應(yīng)用開發(fā)實(shí)戰(zhàn)技巧精粹[M]．北京：人民郵電出版社，2009．