使用pld應對產品上市時間和設計靈活性的限制-閱讀頁
2025-01-31 10:47本頁面
【正文】 圖2:用Lattice ispMACH4000Z進行PMP設計 由于可從多個供應商那里選擇眾多的器件，因此完全理解設計需求變得尤為重要。表1為該器件為匹配設計要求而提供的一組規(guī)范。這些器件能夠提供更多的嵌入式的功能、更大的存儲器、更高速度、用于時序管理的PLL和DLL、DSP以及串行連接。 大多數(shù)基于LUT的FPGA沒有“零功耗”選擇。圖3給出了非易失FPGA的快速電源冷啟動是如何降低總功耗的。另一方面，基于SRAM的FPGA耗費大部分工作周期用于配置。非易失FPGA比基于SRAM的FPGA更具設計優(yōu)勢。 圖4:非易失FPGA Lattice半導體公司的交叉式可編程器件MachXO就是一個很好的例子。 本文小結 由于具備上市時間優(yōu)勢、靈活性、可編程性和低功耗選擇，CPLD和 FPGA在迅速變化的市場中成為廣泛應用的可行的設計解決方案。正如文中所述，它們能夠針對低功耗和系統(tǒng)的高度整合進行設計優(yōu)化。
教學課件相關推薦
鄂ICP備17016276號-1