【正文】 測試向量的覆蓋率等。如果是硬 IP 的開發(fā)，還需要在頂層模塊（軟 IP）的基礎上進行布局布線，版圖提取，時序分析和形式驗證，集成到試用該 IP 的原型芯片內進行試制投片，并在演示板上得到驗 證。該模型可用 SystemC/Specman E/Vera/Verilog/VHDL 等語言來構造； (2) 測試平臺的建立 測試平臺的建立是指與子模塊設計并行，由驗證組的一些成員開始搭建驗證環(huán)境和開發(fā)測試用例，并針對 IP 的行為級模型對測試環(huán)境和測試用例進行調試，從而同步準備好用來仿真測試 RTL 級 IP 的驗證環(huán)境和測試用例 。回歸測試保證在修改一個錯誤或加入一個新功能時，已經驗證過的基本功能仍然正確。 (4) 形式驗證 第 9 頁 共 38 頁 形式驗證是一種系統級的驗證手段，不需要測試向量，而是根據 “靜態(tài) ”地通過判斷兩個設計是否等價來確認它們的功能是否一致，因此，形式驗證必須事先有一個參照設計。形式驗證常用來判斷 一個設計更改后和更改前實現的功能是否一致。 IP 的規(guī)格定義 IP 模塊的規(guī)格定義必須能夠解決以下問題：一是明確 IP 需要提供什么樣的功能，性能需要達到什么樣的技術指標。三是定義好該 IP 模塊在可移植性方面所做的努力。這里我們只重點探討 IP 與外部系統接口標準化的問題。這包括 IP模塊接口的標準化， IP 封裝的標準化等內容。然而太多的總線專利在使用，沒有一個完美的片上總線能適應所有的情況。國際上 VSIA 組織的一個片上總線工作組先定義了各種片上總線的屬性，然后定義了能夠連接各種片上總線的 Virtual Component Interface。 IP 的驗證 IP 的驗證必須是完備的、具有可重用性的。 2. 整理一個明確的測試列表，包括對目標的估計的和測試覆蓋情況。其次， IP 的驗證必須覆蓋以下測試類型：一致性測試、回歸測試、邊界條件測試、長時間隨機測試、實際應用環(huán)境測試等。 IP 驗證的可重用 性首先要求搭建的 IP 仿真環(huán)境是由一系列可重用的測試組件構成的，如定義總線功能模型，通用的數據處理任務集等。其次， IP 驗證要求列出采用的仿真器、仿真庫及其版本。其主要目的是使得設計者提供完整、清晰、明了的設計信息。對需要軟件支持的 IP，還應該提供相應的嵌入式軟件信息。在現實的市場上，很少的 IP 模塊是可以立刻重復使用的，因為許多 IP 在設計之初都是針對特定的應用，而很少考慮到要與外來電路搭配使用。這些問題的關鍵在于 IP 的定義沒有一個通用的接口標準，這是因為芯片實現的功能千差萬別，性能方面的要求也由于應用領域的差異而不同，即使同樣功能的 IP模塊在速度、面積、功耗、對外接口等方面也表現各異。一些專業(yè) IP 公司的 解決辦法是建立單一的開發(fā)平臺，專注于某一個的應用領域提供不斷完善的 IP 模塊和設計服務。 IP 集成的一般考慮 首先，在系統結構設計做好模塊劃分時，必須考慮好系統芯片采用什么樣的片上總線結構，確定哪些模塊是可以來自于 IP 庫，哪些模塊需要購買 IP， IP 模塊的對接需要增加哪些連接性設計。 其次，模塊間的接口協議要盡可能簡單，模塊間的接口定義盡可能與國際上通用的接口協議完全一致。這 雖然會造成芯片在時序、面積、功耗等方面的損耗，但對于加快系統芯片的上市速度大大有利。一旦成功地集成了一個 IP 到一個系統設計，設計組會對該 IP 的接口特性非常熟悉。 第四，如果是對應 IP 的集成，還必須在時鐘分布，關鍵路徑的走線，電源、地線的走線， IP 模塊支持的測試結構等方面考慮與系統芯片保 持一致。片上總線技術是 IP 集成的關鍵技術。國際上比較成熟的總線結構有 PCI 總線、 ARM 公司的 AMBA 總線、 IBM 公司提出的 Processor Local Bus， OnChip Peripheral Bus， Device Control Register Bus 等。值得注意的是在確定片上總線結構時，并不排斥在 IP 模塊內部做一些接口轉換的設計，問題是這種設計的內容要盡可能簡單。評測分為系統設計、編碼、綜合和驗證等不同部分進行，并根據評測規(guī)則的重要程度為不同的規(guī)則檢查分配不同的權值。它有助于設計者和管理者了解一個設計的可重用程度，以幫助體系結構的設計工程師針對性能 、規(guī)模、成本和功耗等不同方面來評估 IP 模塊。 選擇 IP 模塊時首要考慮的因素是 IP 與目標系統的配合程度。但是如今的大多數情況是設計人員在獲得了 IP 模塊后必須進行修改，修改的范圍包括各個設計層次上的 IP 模型。雖然某種程 度的修改是不可避免的，但是如果設計人員能夠犧牲一點芯片面積或功能來換取盡可能少地修改 IP 模塊，那么情況就會有所改善。 選擇 IP 模塊時必須考慮的另外一個重要因素是：評估 IP 模塊的品質、集成的方便程度和可重用性，并考慮 IP 提供者所能提供的技術支持程度等。 3 FFT 算法原理 FFT 的主要算法 FFT 算法并不是一種新的理論算法，它只是用來計算 DFT 的快速算法，所以它是以 第 12 頁 共 38 頁 DFT 為基礎的。基 2 FFT 算法是目前應用最為廣泛的一種 FFT 算法，并且得到了很好的實際效果。如果直接按 (31)式計算 X(k)值，那么對于某一個k 值而言，需要 N 次復數乘法和 (N1)次復數加法。當N1 時， N(N1)≈ 2N 。當 N較大時，運算量是十分龐大的。如此巨大的計算量對于實時信號處理來說其運算速度是難以達到的。 在前面已經講到， N點 DFT 的復乘次數等于 2N ?；谶@一思想，可以將 N點 DFT 分解為幾個較短的 DFT，這樣一來乘法次數將大大減少，能夠非常明顯地降低 DFT 的運算量。其周期性表現為： 22()j m lN j mm lN mNNNNW e e W??? ? ?? ? ? ? （ 32） 其對稱性表現為 m N mNNWW??? []N m mNNWW??? （ 33） 不斷的把長序列的 DFT 分解成幾個短序列的 DFT，并且利用 mWN的周期性和對稱性來減少 DFT的運算次數，這就是 FFT 算法的基本思想?；?2 FFT 中的基 2 指的是 N=2M ，即有限長序列的長度 N 要到等于 2的整數次冪 )。 基 2 FFT 算法基本原理 基 2 FFT 算法基本上分為時域抽取法 FFT(DITFFT)和頻域抽取法 FFT(DIFFFT)兩大類。本課題采用的就是 DITFFT這一算法。式 (37)和式 (38)說明了原 N點的 DFT 和這兩個 N/2 點的 DFT 之間的關系 。因為這個流圖符號形狀酷似一只蝴蝶，所以稱其為蝶形運算符號。在圖 中， N= 32 =8，式 (313)給出了 X(0)～ X(3)的計算方法，而式 (214)給出了 X(4)～X(7)的計算方法。由圖 ，經過一次分解后，計算一個 N 點 DFT 共需要計算兩個 N/2 點 DFT 和N/2 個蝶形運算。那么按圖 計算 N 點 DFT 共需要 22( /2)N +N/2=N(N+1)/2≈ 2N /2(N1)次復數乘法和 N(N/21)+2N/2= 2N /2 次復數加法運算。由于這里 N=2M ， N/2 仍然是偶數，為了使得計算量能夠得到進一步的減少，可以仿效前面的做法對 N/2 點 DFT 再做進一步分解。式 (310)和式 (311)說明了原 N/2 點的 DFT 和這兩個 N/4 點 的 DFT 之間的關系。將前面兩次分解的過程綜合起來，就得到了一個完整的 8點 DITFFT 運算流圖，如圖 示。圖中的輸入序列不是順序的，但是后面會看到，其排列是有規(guī)律的。每一級運算都需要 N/2次復數乘和 N次復數加 (每個蝶形需要兩次復數加法 )。當 N1 時， N(N1)是約等于 2N 的。圖 FFT 算法與直接計算 DFT 所需乘法次數的比較曲線。 圖 FFT算法與直接計算 DFT所需乘法次數的比較曲線 (4)DITFFT 的一些運算規(guī)律 DITFFT 運算中是存在一些規(guī)律的，下面簡單的介紹一下這些規(guī)律。 N=2M 點的 FFT 共需要進行進行 M級運算，每級由 N/2 個蝶形運算組成。這兩個輸入、輸出數據節(jié)點在同一水平線上，并且它們只對本蝶形運算有效，對其它的蝶形運算是無效的。以此 類推，當 M級運算都計算完畢以后，原來存放輸入序列數據的 N 個存儲單元中便依次存放了 X(k)的 N 個值。很明顯原址計算可以節(jié)省存儲資源，從而降低硬件的成本。每個蝶形都要乘以因子 PNW 。 通過 觀察圖 34可以推得，第 L 級共有 12L? 個不同的旋轉因子。如果蝶形運算的兩個輸入數據相距 B個點，應用原位計算，則蝶形運算可表示成如下形式： PNLL WBJXJXJX )()()( 11 ??? ?? (334) PNLL WBJXJXBJX )()()( 11 ???? ?? (335) 其中 MLJJp LLM ,2,1。2 1 ?? ????? ?? (336) 下標 L表示第 L級運算， LX (J)則表示第 L 級運算后數組元素 X(J)的 值。由于 N=2M ，所以順序數可用 M 位二進制數 ( 1 2 1 0...MMn n n n?? )表示。 圖 形成倒序的樹狀圖（ N= 32 ） 表 順序和倒序二進制數對照表 順序 倒序 十進制數 I 二進制數 二進制數 十進制數 J 0 000 000 1 1 001 100 4 2 010 010 2 3 011 110 6 第 19 頁 共 38 頁 4 100 001 1 5 101 101 5 6 110 011 3 7 111 111 7 DITFFT 的輸入順序輸出倒序的信號流圖 DITFFT 的信號流 圖的形式不是唯一的，它還有多種表現形式。從圖中很容易看出它是一種順序輸入，倒序輸出的方式。因此在大型數據處理系統的 FFT 算法中，較多采用的是圖 所 示的流圖算法。 圖 DIT― FFT的順序輸入倒序輸出形式 4 FFT 處理器的 FPGA 的實現 整體設計 基 2FFT IP 核設計主要由 4 個部分組成：旋轉因子單元存儲單元、 邏輯控制單元 、雙引擎蝶 形運算單元 ，如圖 所示。這時首先啟動輸入數據單元，將原始數據存儲到雙口 RAM 中。 三路數據一起輸出至蝶形運算模塊； （ 5）啟動 FFT 蝶形運算模塊，蝶形運算結果輸出； （ 6）將運算結果寫入雙口 RAM，作為下一級運算的輸入； （ 7）控制模塊產生新的地址進行第二次蝶形運算； （ 8）當最后一次蝶形運算結束后，控制模塊從 RAM 中讀出計算結果； （ 9）當一組數據處理完成之后，等待來自控制模塊發(fā)出啟動命令來進行下一組數據的處理。輸入模式對原始數據進行存儲， FFT 模式對數據進行 FFT 運算和緩存，輸出模式對結果進行輸出。 RST: 復位引腳，低電平有效，恢復初始狀態(tài)。第 2個時鐘開始的同時第一個有效輸入數據必須出現在輸入端。 Start 拉高的同時，必須出現第一個有效的虛部數據。 Start 拉高的同時，必須出現第一個有效的實部數據。表明開始一幀數據的輸入，運算與輸出。 Data_