【正文】 測(cè)試向量的覆蓋率等。如果是硬 IP 的開(kāi)發(fā)，還需要在頂層模塊（軟 IP）的基礎(chǔ)上進(jìn)行布局布線(xiàn)，版圖提取，時(shí)序分析和形式驗(yàn)證，集成到試用該 IP 的原型芯片內(nèi)進(jìn)行試制投片，并在演示板上得到驗(yàn) 證。該模型可用 SystemC/Specman E/Vera/Verilog/VHDL 等語(yǔ)言來(lái)構(gòu)造； (2) 測(cè)試平臺(tái)的建立 測(cè)試平臺(tái)的建立是指與子模塊設(shè)計(jì)并行，由驗(yàn)證組的一些成員開(kāi)始搭建驗(yàn)證環(huán)境和開(kāi)發(fā)測(cè)試用例，并針對(duì) IP 的行為級(jí)模型對(duì)測(cè)試環(huán)境和測(cè)試用例進(jìn)行調(diào)試，從而同步準(zhǔn)備好用來(lái)仿真測(cè)試 RTL 級(jí) IP 的驗(yàn)證環(huán)境和測(cè)試用例 ?；貧w測(cè)試保證在修改一個(gè)錯(cuò)誤或加入一個(gè)新功能時(shí)，已經(jīng)驗(yàn)證過(guò)的基本功能仍然正確。 (4) 形式驗(yàn)證 第 9 頁(yè) 共 38 頁(yè) 形式驗(yàn)證是一種系統(tǒng)級(jí)的驗(yàn)證手段，不需要測(cè)試向量，而是根據(jù) “靜態(tài) ”地通過(guò)判斷兩個(gè)設(shè)計(jì)是否等價(jià)來(lái)確認(rèn)它們的功能是否一致，因此，形式驗(yàn)證必須事先有一個(gè)參照設(shè)計(jì)。形式驗(yàn)證常用來(lái)判斷 一個(gè)設(shè)計(jì)更改后和更改前實(shí)現(xiàn)的功能是否一致。 IP 的規(guī)格定義 IP 模塊的規(guī)格定義必須能夠解決以下問(wèn)題：一是明確 IP 需要提供什么樣的功能，性能需要達(dá)到什么樣的技術(shù)指標(biāo)。三是定義好該 IP 模塊在可移植性方面所做的努力。這里我們只重點(diǎn)探討 IP 與外部系統(tǒng)接口標(biāo)準(zhǔn)化的問(wèn)題。這包括 IP模塊接口的標(biāo)準(zhǔn)化， IP 封裝的標(biāo)準(zhǔn)化等內(nèi)容。然而太多的總線(xiàn)專(zhuān)利在使用，沒(méi)有一個(gè)完美的片上總線(xiàn)能適應(yīng)所有的情況。國(guó)際上 VSIA 組織的一個(gè)片上總線(xiàn)工作組先定義了各種片上總線(xiàn)的屬性，然后定義了能夠連接各種片上總線(xiàn)的 Virtual Component Interface。 IP 的驗(yàn)證 IP 的驗(yàn)證必須是完備的、具有可重用性的。 2. 整理一個(gè)明確的測(cè)試列表，包括對(duì)目標(biāo)的估計(jì)的和測(cè)試覆蓋情況。其次， IP 的驗(yàn)證必須覆蓋以下測(cè)試類(lèi)型：一致性測(cè)試、回歸測(cè)試、邊界條件測(cè)試、長(zhǎng)時(shí)間隨機(jī)測(cè)試、實(shí)際應(yīng)用環(huán)境測(cè)試等。 IP 驗(yàn)證的可重用 性首先要求搭建的 IP 仿真環(huán)境是由一系列可重用的測(cè)試組件構(gòu)成的，如定義總線(xiàn)功能模型，通用的數(shù)據(jù)處理任務(wù)集等。其次， IP 驗(yàn)證要求列出采用的仿真器、仿真庫(kù)及其版本。其主要目的是使得設(shè)計(jì)者提供完整、清晰、明了的設(shè)計(jì)信息。對(duì)需要軟件支持的 IP，還應(yīng)該提供相應(yīng)的嵌入式軟件信息。在現(xiàn)實(shí)的市場(chǎng)上，很少的 IP 模塊是可以立刻重復(fù)使用的，因?yàn)樵S多 IP 在設(shè)計(jì)之初都是針對(duì)特定的應(yīng)用，而很少考慮到要與外來(lái)電路搭配使用。這些問(wèn)題的關(guān)鍵在于 IP 的定義沒(méi)有一個(gè)通用的接口標(biāo)準(zhǔn)，這是因?yàn)樾酒瑢?shí)現(xiàn)的功能千差萬(wàn)別，性能方面的要求也由于應(yīng)用領(lǐng)域的差異而不同，即使同樣功能的 IP模塊在速度、面積、功耗、對(duì)外接口等方面也表現(xiàn)各異。一些專(zhuān)業(yè) IP 公司的 解決辦法是建立單一的開(kāi)發(fā)平臺(tái)，專(zhuān)注于某一個(gè)的應(yīng)用領(lǐng)域提供不斷完善的 IP 模塊和設(shè)計(jì)服務(wù)。 IP 集成的一般考慮 首先，在系統(tǒng)結(jié)構(gòu)設(shè)計(jì)做好模塊劃分時(shí)，必須考慮好系統(tǒng)芯片采用什么樣的片上總線(xiàn)結(jié)構(gòu)，確定哪些模塊是可以來(lái)自于 IP 庫(kù)，哪些模塊需要購(gòu)買(mǎi) IP， IP 模塊的對(duì)接需要增加哪些連接性設(shè)計(jì)。 其次，模塊間的接口協(xié)議要盡可能簡(jiǎn)單，模塊間的接口定義盡可能與國(guó)際上通用的接口協(xié)議完全一致。這 雖然會(huì)造成芯片在時(shí)序、面積、功耗等方面的損耗，但對(duì)于加快系統(tǒng)芯片的上市速度大大有利。一旦成功地集成了一個(gè) IP 到一個(gè)系統(tǒng)設(shè)計(jì)，設(shè)計(jì)組會(huì)對(duì)該 IP 的接口特性非常熟悉。 第四，如果是對(duì)應(yīng) IP 的集成，還必須在時(shí)鐘分布，關(guān)鍵路徑的走線(xiàn)，電源、地線(xiàn)的走線(xiàn)， IP 模塊支持的測(cè)試結(jié)構(gòu)等方面考慮與系統(tǒng)芯片保 持一致。片上總線(xiàn)技術(shù)是 IP 集成的關(guān)鍵技術(shù)。國(guó)際上比較成熟的總線(xiàn)結(jié)構(gòu)有 PCI 總線(xiàn)、 ARM 公司的 AMBA 總線(xiàn)、 IBM 公司提出的 Processor Local Bus， OnChip Peripheral Bus， Device Control Register Bus 等。值得注意的是在確定片上總線(xiàn)結(jié)構(gòu)時(shí)，并不排斥在 IP 模塊內(nèi)部做一些接口轉(zhuǎn)換的設(shè)計(jì)，問(wèn)題是這種設(shè)計(jì)的內(nèi)容要盡可能簡(jiǎn)單。評(píng)測(cè)分為系統(tǒng)設(shè)計(jì)、編碼、綜合和驗(yàn)證等不同部分進(jìn)行，并根據(jù)評(píng)測(cè)規(guī)則的重要程度為不同的規(guī)則檢查分配不同的權(quán)值。它有助于設(shè)計(jì)者和管理者了解一個(gè)設(shè)計(jì)的可重用程度，以幫助體系結(jié)構(gòu)的設(shè)計(jì)工程師針對(duì)性能 、規(guī)模、成本和功耗等不同方面來(lái)評(píng)估 IP 模塊。 選擇 IP 模塊時(shí)首要考慮的因素是 IP 與目標(biāo)系統(tǒng)的配合程度。但是如今的大多數(shù)情況是設(shè)計(jì)人員在獲得了 IP 模塊后必須進(jìn)行修改，修改的范圍包括各個(gè)設(shè)計(jì)層次上的 IP 模型。雖然某種程 度的修改是不可避免的，但是如果設(shè)計(jì)人員能夠犧牲一點(diǎn)芯片面積或功能來(lái)?yè)Q取盡可能少地修改 IP 模塊，那么情況就會(huì)有所改善。 選擇 IP 模塊時(shí)必須考慮的另外一個(gè)重要因素是：評(píng)估 IP 模塊的品質(zhì)、集成的方便程度和可重用性，并考慮 IP 提供者所能提供的技術(shù)支持程度等。 3 FFT 算法原理 FFT 的主要算法 FFT 算法并不是一種新的理論算法，它只是用來(lái)計(jì)算 DFT 的快速算法，所以它是以 第 12 頁(yè) 共 38 頁(yè) DFT 為基礎(chǔ)的?；?2 FFT 算法是目前應(yīng)用最為廣泛的一種 FFT 算法，并且得到了很好的實(shí)際效果。如果直接按 (31)式計(jì)算 X(k)值，那么對(duì)于某一個(gè)k 值而言，需要 N 次復(fù)數(shù)乘法和 (N1)次復(fù)數(shù)加法。當(dāng)N1 時(shí)， N(N1)≈ 2N 。當(dāng) N較大時(shí)，運(yùn)算量是十分龐大的。如此巨大的計(jì)算量對(duì)于實(shí)時(shí)信號(hào)處理來(lái)說(shuō)其運(yùn)算速度是難以達(dá)到的。 在前面已經(jīng)講到， N點(diǎn) DFT 的復(fù)乘次數(shù)等于 2N ?；谶@一思想，可以將 N點(diǎn) DFT 分解為幾個(gè)較短的 DFT，這樣一來(lái)乘法次數(shù)將大大減少，能夠非常明顯地降低 DFT 的運(yùn)算量。其周期性表現(xiàn)為： 22()j m lN j mm lN mNNNNW e e W??? ? ?? ? ? ? （ 32） 其對(duì)稱(chēng)性表現(xiàn)為 m N mNNWW??? []N m mNNWW??? （ 33） 不斷的把長(zhǎng)序列的 DFT 分解成幾個(gè)短序列的 DFT，并且利用 mWN的周期性和對(duì)稱(chēng)性來(lái)減少 DFT的運(yùn)算次數(shù)，這就是 FFT 算法的基本思想?；?2 FFT 中的基 2 指的是 N=2M ，即有限長(zhǎng)序列的長(zhǎng)度 N 要到等于 2的整數(shù)次冪 )。 基 2 FFT 算法基本原理 基 2 FFT 算法基本上分為時(shí)域抽取法 FFT(DITFFT)和頻域抽取法 FFT(DIFFFT)兩大類(lèi)。本課題采用的就是 DITFFT這一算法。式 (37)和式 (38)說(shuō)明了原 N點(diǎn)的 DFT 和這兩個(gè) N/2 點(diǎn)的 DFT 之間的關(guān)系 。因?yàn)檫@個(gè)流圖符號(hào)形狀酷似一只蝴蝶，所以稱(chēng)其為蝶形運(yùn)算符號(hào)。在圖 中， N= 32 =8，式 (313)給出了 X(0)～ X(3)的計(jì)算方法，而式 (214)給出了 X(4)～X(7)的計(jì)算方法。由圖 ，經(jīng)過(guò)一次分解后，計(jì)算一個(gè) N 點(diǎn) DFT 共需要計(jì)算兩個(gè) N/2 點(diǎn) DFT 和N/2 個(gè)蝶形運(yùn)算。那么按圖 計(jì)算 N 點(diǎn) DFT 共需要 22( /2)N +N/2=N(N+1)/2≈ 2N /2(N1)次復(fù)數(shù)乘法和 N(N/21)+2N/2= 2N /2 次復(fù)數(shù)加法運(yùn)算。由于這里 N=2M ， N/2 仍然是偶數(shù)，為了使得計(jì)算量能夠得到進(jìn)一步的減少，可以仿效前面的做法對(duì) N/2 點(diǎn) DFT 再做進(jìn)一步分解。式 (310)和式 (311)說(shuō)明了原 N/2 點(diǎn)的 DFT 和這兩個(gè) N/4 點(diǎn) 的 DFT 之間的關(guān)系。將前面兩次分解的過(guò)程綜合起來(lái)，就得到了一個(gè)完整的 8點(diǎn) DITFFT 運(yùn)算流圖，如圖 示。圖中的輸入序列不是順序的，但是后面會(huì)看到，其排列是有規(guī)律的。每一級(jí)運(yùn)算都需要 N/2次復(fù)數(shù)乘和 N次復(fù)數(shù)加 (每個(gè)蝶形需要兩次復(fù)數(shù)加法 )。當(dāng) N1 時(shí)， N(N1)是約等于 2N 的。圖 FFT 算法與直接計(jì)算 DFT 所需乘法次數(shù)的比較曲線(xiàn)。 圖 FFT算法與直接計(jì)算 DFT所需乘法次數(shù)的比較曲線(xiàn) (4)DITFFT 的一些運(yùn)算規(guī)律 DITFFT 運(yùn)算中是存在一些規(guī)律的，下面簡(jiǎn)單的介紹一下這些規(guī)律。 N=2M 點(diǎn)的 FFT 共需要進(jìn)行進(jìn)行 M級(jí)運(yùn)算，每級(jí)由 N/2 個(gè)蝶形運(yùn)算組成。這兩個(gè)輸入、輸出數(shù)據(jù)節(jié)點(diǎn)在同一水平線(xiàn)上，并且它們只對(duì)本蝶形運(yùn)算有效，對(duì)其它的蝶形運(yùn)算是無(wú)效的。以此 類(lèi)推，當(dāng) M級(jí)運(yùn)算都計(jì)算完畢以后，原來(lái)存放輸入序列數(shù)據(jù)的 N 個(gè)存儲(chǔ)單元中便依次存放了 X(k)的 N 個(gè)值。很明顯原址計(jì)算可以節(jié)省存儲(chǔ)資源，從而降低硬件的成本。每個(gè)蝶形都要乘以因子 PNW 。 通過(guò) 觀察圖 34可以推得，第 L 級(jí)共有 12L? 個(gè)不同的旋轉(zhuǎn)因子。如果蝶形運(yùn)算的兩個(gè)輸入數(shù)據(jù)相距 B個(gè)點(diǎn)，應(yīng)用原位計(jì)算，則蝶形運(yùn)算可表示成如下形式： PNLL WBJXJXJX )()()( 11 ??? ?? (334) PNLL WBJXJXBJX )()()( 11 ???? ?? (335) 其中 MLJJp LLM ,2,1。2 1 ?? ????? ?? (336) 下標(biāo) L表示第 L級(jí)運(yùn)算， LX (J)則表示第 L 級(jí)運(yùn)算后數(shù)組元素 X(J)的 值。由于 N=2M ，所以順序數(shù)可用 M 位二進(jìn)制數(shù) ( 1 2 1 0...MMn n n n?? )表示。 圖 形成倒序的樹(shù)狀圖（ N= 32 ） 表 順序和倒序二進(jìn)制數(shù)對(duì)照表 順序 倒序 十進(jìn)制數(shù) I 二進(jìn)制數(shù) 二進(jìn)制數(shù) 十進(jìn)制數(shù) J 0 000 000 1 1 001 100 4 2 010 010 2 3 011 110 6 第 19 頁(yè) 共 38 頁(yè) 4 100 001 1 5 101 101 5 6 110 011 3 7 111 111 7 DITFFT 的輸入順序輸出倒序的信號(hào)流圖 DITFFT 的信號(hào)流 圖的形式不是唯一的，它還有多種表現(xiàn)形式。從圖中很容易看出它是一種順序輸入，倒序輸出的方式。因此在大型數(shù)據(jù)處理系統(tǒng)的 FFT 算法中，較多采用的是圖 所 示的流圖算法。 圖 DIT― FFT的順序輸入倒序輸出形式 4 FFT 處理器的 FPGA 的實(shí)現(xiàn) 整體設(shè)計(jì) 基 2FFT IP 核設(shè)計(jì)主要由 4 個(gè)部分組成：旋轉(zhuǎn)因子單元存儲(chǔ)單元、 邏輯控制單元 、雙引擎蝶 形運(yùn)算單元 ，如圖 所示。這時(shí)首先啟動(dòng)輸入數(shù)據(jù)單元，將原始數(shù)據(jù)存儲(chǔ)到雙口 RAM 中。 三路數(shù)據(jù)一起輸出至蝶形運(yùn)算模塊； （ 5）啟動(dòng) FFT 蝶形運(yùn)算模塊，蝶形運(yùn)算結(jié)果輸出； （ 6）將運(yùn)算結(jié)果寫(xiě)入雙口 RAM，作為下一級(jí)運(yùn)算的輸入； （ 7）控制模塊產(chǎn)生新的地址進(jìn)行第二次蝶形運(yùn)算； （ 8）當(dāng)最后一次蝶形運(yùn)算結(jié)束后，控制模塊從 RAM 中讀出計(jì)算結(jié)果； （ 9）當(dāng)一組數(shù)據(jù)處理完成之后，等待來(lái)自控制模塊發(fā)出啟動(dòng)命令來(lái)進(jìn)行下一組數(shù)據(jù)的處理。輸入模式對(duì)原始數(shù)據(jù)進(jìn)行存儲(chǔ)， FFT 模式對(duì)數(shù)據(jù)進(jìn)行 FFT 運(yùn)算和緩存，輸出模式對(duì)結(jié)果進(jìn)行輸出。 RST: 復(fù)位引腳，低電平有效，恢復(fù)初始狀態(tài)。第 2個(gè)時(shí)鐘開(kāi)始的同時(shí)第一個(gè)有效輸入數(shù)據(jù)必須出現(xiàn)在輸入端。 Start 拉高的同時(shí)，必須出現(xiàn)第一個(gè)有效的虛部數(shù)據(jù)。 Start 拉高的同時(shí)，必須出現(xiàn)第一個(gè)有效的實(shí)部數(shù)據(jù)。表明開(kāi)始一幀數(shù)據(jù)的輸入，運(yùn)算與輸出。 Data_