【正文】 使能信號變?yōu)闊o效的一瞬間我們令鎖存器將數(shù)據(jù)鎖存。 圖 鎖存器 模塊 器件內(nèi)部結(jié)構(gòu) 圖 鎖存器 模塊 生成的器件 金陵科技學院學士學位論文 第 4章 系統(tǒng)整體設(shè)計及波形仿真 17 圖 鎖存器 模塊的功能仿真圖 圖 鎖存器 模塊的 時序 仿真圖 由 該模塊 的功能和 仿真 結(jié)果 可知，在 CLK 下降沿到達時， DATAIN 能夠?qū)?XLXN2125的信號進行鎖存 。 且 OVERIN 為溢出信號，在 CLK 下降沿到來時，金陵科技學院學士學位論文 第 4章 系統(tǒng)整體設(shè)計及波形仿真 18 鎖存器對 OVERIN 信號進行鎖存。所以仿真正確，該模塊能夠?qū)崿F(xiàn)對數(shù)據(jù)的鎖存。其中對鎖存數(shù)據(jù)的處理包括溢出有效時的數(shù)據(jù)消除，和對高位無意義零的自動消隱 。 圖 譯碼顯示模塊器件內(nèi)部結(jié)構(gòu) 圖 譯碼顯示模塊生成的器件 金陵科技學院學士學位論文 第 4章 系統(tǒng)整體設(shè)計及波形仿真 19 圖 譯碼顯示模塊功能仿真圖 圖 譯碼顯示模塊 時序 仿真圖 由該 模塊 仿真圖可知， 當 sel為 011時 為第一檔時，令第四位的數(shù)碼管的小數(shù)點點亮，其他的不亮。當 sel為 001時 為第一檔時，令第二位的數(shù)碼管的小數(shù)點點亮，其他的不亮。當接入 1KHZ的時鐘信號時， CNT進行循環(huán)計數(shù)，從 000到 101循環(huán) 計數(shù)，計滿則清 0， 并 將 CNT賦值給 SEL。 實現(xiàn)循環(huán)計數(shù)的功能。 頂層文件： 頂層文件原理圖 由該頻率測量儀的功能要求，將以上六個模塊連接成圖 ，以實現(xiàn)其頻率測量及顯示 的功能。 因為信號 NECT接地，所以一直為 0。 金陵科技學院學士學位論文 結(jié)論 22 結(jié)論 在 本次 的 畢業(yè)設(shè)計 中 我 對數(shù)字頻率計進行了系統(tǒng)的設(shè)計。和傳統(tǒng)的頻率計相比，利用 FPGA設(shè)計的頻率計簡化了電路板設(shè)計，提高了系統(tǒng)設(shè)計的實用性和可靠性，實現(xiàn)數(shù)字系統(tǒng)的軟件化，這也是數(shù)字邏輯設(shè)計的趨勢。 其實我覺得 覺得這次設(shè)計 對我 還是有一定困難的。其次就是仿真，剛開始的時候忘記時序仿真之前要進行全編譯，所以老是會出現(xiàn)一個錯誤，剛開始問同學，都不知道為什么，后來自己查了資料過后，進行多次嘗試，才得到了正確的時序仿真圖；然后就是功能 仿真，也是忘記在進行功能仿真之前要生成網(wǎng)表，仿真才不會出錯。然后就是頂層文件的設(shè)計，雖然編寫好了程序，但是運行也會錯誤，原因就是不知道怎么把底層模塊和頂層文件結(jié)合起來，再運行，所以才導致這樣的錯誤。 對我而言，知識上的收獲重要，精神上的豐收更加 可喜。我們每一個人永遠不能滿足于現(xiàn)有的成就，人生就像在爬山，一座山峰的后面還有更高的山峰在等著你。這次的畢業(yè)設(shè)計必將成為我人生旅途上一個非常美好的回憶！ 這次的畢業(yè)設(shè)計也提高了我對我們專業(yè)的熱情，讓我覺得做好這件事業(yè)不是這么的難，這對我以后進入社會也是有很大的幫助的。技巧 use 。 use 。 clkout1 : out STD_LOGIC。 clkout100 : out STD_LOGIC。 end fenpinqi。 signal t10:integer range 1 to 2400000。 signal t1K:integer range 1 to 24000。 signal c2:std_logic。 signal c4:std_logic。event and clk=39。 then if t124000000 then 對 t1進行計數(shù)，當 t1未計滿后對其進行加 1 t1=t1+1。 由于 48MHZ的的信號，前一半的時候 c1為 0，則后一半是為 1， 就完成了對信號進行分頻，產(chǎn)生了 1HZ的信號 t1=1。 end if。 process(clk)is begin if clk39。139。 elsif t10=2400000 then c2=not c2。 end if。 end process。event and clk=39。 then 方法同上 if t100240000 then t100=t100+1。 t100=1。 end if。 process(clk)is begin 金陵科技學院學士學位論文 附錄 26 if clk39。139。 elsif t1=24000 then c4=not c4。 end if。 end process。 clkout10=c2。 clkout1K=c4。 library IEEE。 use 。 entity SELE is Port ( SE1 : in STD_LOGIC。 SE100 : in STD_LOGIC。 F10HZ : IN STD_LOGIC。 FREF : out STD_LOGIC。 DP2 : out STD_LOGIC。 end SELE。139。039。039。 當閘門控制在第一檔的時候，令輸出端輸出 1HZ輸入端的輸入，小數(shù)點控制 dp1有效， dp2， dp3無效 DP1=39。 DP2=39。 DP3=39。 END IF。039。139。039。 第二檔，輸出為 10HZ， dp2有效 DP1=39。 DP2=39。 DP3=39。 END IF。039。039。139。 第三檔，輸出為 100HZ， dp3有效 DP1=39。 DP2=39。 DP3=39。 END IF。 end Behavioral。 use 。 use 。 GAT : out STD_LOGIC。 end CONTROLS。039。EVENT AND FREF=39。 THEN G1=NOT G1。 END PROCESS。039。039。139。039。 END PROCESS。 將 G1賦給 gat輸出端 ， 它是計數(shù)器的使能信號同時也是鎖存器的鎖存信號 end Behavioral。 use 。 use 。 CLR : in STD_LOGIC。 金陵科技學院學士學位論文 附錄 29 CQ : out STD_LOGIC_VECTOR (3 downto 0)。 end CNT10。 定義中間信號 CQI，用于數(shù)據(jù)輸出的循環(huán)計數(shù) begin PROCESS(CLK,CLR) IS BEGIN IF CLR=39。 THEN CQI=0000。EVENT AND CLK=39。 THEN 對時鐘進行計數(shù) IF ENA=39。 THEN 判斷使能信號，有效則進行計數(shù)，否則不作處理 IF CQI=1001 THEN CQI=0000。139。 END IF。 END PROCESS。139。139。039。 當且僅當使能有效且計數(shù)為 9時產(chǎn)生進位信號 ， 進位信號1有效 ， 同步并聯(lián)時連高位的使能端 end Behavioral。 use 。 use 。 DIN : in STD_LOGIC_VECTOR (3 downto 0)。 end LATCH4。EVENT AND CLK=39。 THEN 當時鐘信號下降沿時，實現(xiàn)鎖存 QOU=DIN。 END PROCESS。 上述文件編寫完成后保存編譯生成圖形文件符號如圖： 再編寫一位鎖存器，源程序代碼如下： library IEEE。 use 。 entity LATCH1 is Port ( CLK : in STD_LOGIC。 QOU : out STD_LOGIC)。 architecture Behavioral of LATCH1 is begin PROCESS(CLK,DIN) IS BEGIN IF CLK39。039。 END IF。 end Behavioral。 use 。 use 。 S1 : in STD_LOGIC_VECTOR (3 downto 0)。 S3 : in STD_LOGIC_VECTOR (3 downto 0)。 S5 : in STD_LOGIC_VECTOR (3 downto 0)。 end ADVOCATES。 將總線的對應(yīng)位進行連接 S6(19 DOWNTO 16)=S1。 S6(11 DOWNTO 8)=S3。 S6(3 DOWNTO 0)=S5。 文件編寫完成后保存編譯生成圖形文件符號，如圖： 創(chuàng)建該模塊的頂層圖形文件 LAT將上述個文件按照如圖所示連接，保存編譯生成圖形文件符號如圖： 金陵科技學院學士學位論文 附錄 32 圖 鎖存器模塊器件內(nèi)部結(jié)構(gòu) 圖 鎖存器模塊生成器件 library IEEE。 use 。 entity POINTCON is Port ( SE1 : in STD_LOGIC。 SE100 : in STD_LOGIC。 DP : out STD_LOGIC)。 architecture Behavioral of POINTCON is 金陵科技學院學士學位論文 附錄 33 begin PROCESS(SE1,SE10,SE100,SEL) IS BEGIN IF SE1=39。 AND SE10=39。 AND SE100=39。 AND SEL=011 THEN DP=39。 當為第一檔時，令第四位的數(shù)碼管的小數(shù)點點亮，其他的不亮 ELSIF SE1=39。 AND SE10=39。 AND SE100=39。 AND SEL=010 THEN DP=39。 第二檔時，第三位的數(shù)碼管小數(shù)點點亮 ELSIF SE1=39。 AND SE10=39。 AND SE100=39。 AND SEL=001 THEN DP=39。 第三檔時，第二位的小數(shù)點點亮 ELSE DP=39。 不符合上述三檔時，小數(shù)點全部消隱 END IF。 end Behavioral。 use 。 use 。 SEL : out STD_LOGIC_VECTOR (2 downto 0))。 architecture Behavioral of CTRLS is SIGNAL CNT: STD_LOGIC_VECTOR(2 DOWNTO 0):=000。EVENT AND CLK=39。 THEN 接入 1KHZ的時鐘信號，使 CNT進行循環(huán)計數(shù)，從 000到 101 IF CNT=”101” THEN CNT=”000”。 金陵科技學院學士學位論文 附錄 34 END IF。 END PROCESS。 將 CNT信號賦給 SEL輸出 end Behavioral。 use 。 use 。 DP2: IN STD_LOGIC。 QOU : out STD_LOGIC_VECTOR (23 downto 0))