【正文】 短等優(yōu)點，倍受人們重視等優(yōu)點，已成為目前在電梯控制系統(tǒng)中使用最多的控制方式，目前也廣泛用于傳統(tǒng)繼電器控制系統(tǒng)的技術(shù)改造。由于這些電梯交流調(diào)壓調(diào)速系統(tǒng)，交流雙速電機拖動系統(tǒng)性能及乘坐舒適感較差，交流調(diào)壓調(diào)速系統(tǒng)屬能耗型調(diào)速的機械部分無大問題 ，為節(jié)約資金，大部分老式電梯用戶希望對電梯的電氣控制系統(tǒng)進行改造，提高電梯的運行性能。 電梯作為高層建筑物的重要交通工具與人們的工作和生活日益緊密聯(lián)系。 電梯設(shè)計的要求 1)每層電梯入口處設(shè)有上下請求開關(guān)各 1個，電梯內(nèi)設(shè)有乘客到達層次的數(shù)字開關(guān)。 2）顯示電梯當前所處位置和電梯上行、下行及開門、關(guān)門狀態(tài)。 4） 能記憶電梯內(nèi)外的所有請求信號，并按照電梯運行的規(guī)則次第響應(yīng)， 即電梯上升時只能響應(yīng)高層的呼喚的請求，下降時只響應(yīng)低層的呼喚請求，每個請求信號保留到執(zhí)行后撤出。 6）電梯有超載提示。 2 設(shè)計的基礎(chǔ) 現(xiàn)代電子設(shè)計技術(shù)的核心是 EDA 技術(shù)。硬件描述語言是 EDA 技術(shù)的重要組成部分， VHDL 是作為電子設(shè)計主流硬件的描述語言。在 MAX+plusII 平臺上的開發(fā)具有編程軟件具有采自易學易懂的梯形圖語言、控制靈活方便、 抗干擾能力強、運行穩(wěn)定可靠等優(yōu)點。隨著超大規(guī)模集成電路（ Very Large Scale Integration）規(guī)模和技術(shù)復雜度的急劇增長，一塊芯片內(nèi)集成 門已可達幾十萬甚至幾百萬門，并且還在迅速增長，電子系統(tǒng)的人工設(shè)計已十分困難，必需依靠電子設(shè)計自動化技術(shù)。在電路描述時主要采用硬件描述語言（ HDL）。設(shè)計者可以利用 HDL 程序來描述所希望的電路系統(tǒng)，規(guī)定其結(jié)構(gòu)性和電路的行為方式；然后利用 EDA 工具將此程序變成能控制場效應(yīng)可編程門陣列（ Field Programmable Gate Array） /復雜可編程邏輯器件（ Complex Programmable Logic Device）內(nèi)部結(jié)構(gòu)并實現(xiàn)相應(yīng)邏輯功能的門級或更底層的結(jié)構(gòu)網(wǎng)表文件和下載文件。它主要采用從系統(tǒng)設(shè)計入手，在頂層進行功能方框圖的劃分和結(jié)構(gòu)設(shè)計，在方框圖一級進行仿真、糾錯、并用VHDL、 ABEL 等硬件描述語言對高層次的系統(tǒng)行為進行描述，在系統(tǒng)一級進行驗證 然后 再用邏輯綜合優(yōu)化工具生成具體的門級邏輯電路的網(wǎng)表，其對應(yīng)的物理實現(xiàn)級可以是印刷電路板或?qū)Ｓ眉呻娐贰? VHDL 語言 概述 VHDL 簡介 硬件描述語言是 EDA 技術(shù)的重要組成部分 ,VHDL 是電子設(shè)計的主流硬件描述語言。誕生于 1982 年。自 IEEE 公布了 VHDL 的標準版本 (IEEE 1076)之后， 數(shù) 個 EDA 公司相繼推出了自己的 VHDL 設(shè)計環(huán)境，或宣布自己的設(shè)計工具可以和 VHDL 接口。 1993 年， IEEE 對 VHDL進行了修訂，從更高的抽象層次和系統(tǒng)描述能力上 擴展 VHDL 的內(nèi)容，公布了型板本的 VHDL，即 IEEE 10761993 版本。 VHDL 的優(yōu)點 VHDL 的程序結(jié)構(gòu)特點是將一項工程設(shè)計，或稱設(shè)計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可是部分 ,及端口 )和內(nèi)部（或 稱不 可視部分），既涉及實體的內(nèi)部功能和算法完成部分。這種將設(shè)計實體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè)計的基本點。 1）與其他的硬件描述語言相比， VHDL 具有更強的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計領(lǐng)域最佳的硬件描述語言。 2） VHDL 豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設(shè)計早期就能查驗設(shè)計系統(tǒng)的功能可行性，隨時可對設(shè)計進行仿真模擬。符合市場需求的大規(guī)模系統(tǒng)高效，高速的完成必須有多人甚至多個代發(fā)組共同并行工作才能實現(xiàn) 。 4） VHDL 對設(shè)計的描述具有相對獨立性，設(shè)計者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計實現(xiàn)的目標器件是什么，而進行獨立的設(shè)計。 2） VHDL 的編譯器和綜合器對程序文字的大小寫是不加區(qū)分的。在 VHDL 程序的任何一行中，雙橫線“ ”后的文字都不參加便宜的綜合。 5）為了使用一個 VHDL 源程序文件能適應(yīng)各 EDA 開發(fā)軟件上的使用要求，建議各個源程序文件的命名均與實體名一致。 FPGA 和 CPLD 分別是現(xiàn)場可編程門陣列和復雜可編程邏輯器件的簡稱。 Xilinx 公司的 FPGA器件有 XC202 XC3000、 XC4000、 XC4000E、 XC4000XLA、 XC5200 系列等，可用門數(shù)為 1200～ 18000； Altera 公司的 CPLD 器件有 FLEX6000、 FLEX8000、FLEX10K、 FLEX10KE 系列等，提供門數(shù)為 5000～ 25000； Lattice 公司的 ISP– PLD 器件有 ispLSI1000、 ispLSI202 ispLSI3000、 ispLSI6000 系列等，集成度可多達 25 000 個 PLD 等效門。 CPLD 在結(jié)構(gòu)上主要包括三個部分，即可編程邏輯宏單元，可編程輸入 /輸出單元和可編程內(nèi)部連線。結(jié)合其并行工作方式，在超高速應(yīng)用領(lǐng)域和實時測控方面有著非常廣闊的應(yīng)用前景。 FPGA/CPLD 的高可靠性還表現(xiàn)在幾乎可將整個系統(tǒng)下載于同一芯片中，實現(xiàn)所謂片上系統(tǒng)，從而大大縮小了體積，易于管理和屏蔽。 3 總體方案 選擇 電梯的微機化控制主要有以下幾種形式： 1 PLC 控制； 2 單板機控制；3 單片機控制； 4 單微機控制； 5 多微機控制； 6 人工智能控制。但是本設(shè)計屏棄以前老式的采用 PLC 設(shè)計電梯控制器，而是使用一片來實現(xiàn)對電梯的控制的。它采用一種可編程的存儲器，在其內(nèi)部存儲執(zhí)行邏輯運算、順序控制、定時、計數(shù)和算術(shù)運算等操作的指令，通過數(shù)字式或模擬式的輸入輸出來控制各種類型的機械設(shè)備或生產(chǎn)過程。隨著微電子技術(shù)和計算機技術(shù)的迅猛發(fā)展，可編程控制器更多地具有了計算機的功能，不僅能實現(xiàn)邏輯控制，還具有了數(shù)據(jù)處理、通信、網(wǎng)絡(luò)等功能。 PLC 的特點可綜述如下： （ 1）高可靠性 （ 2）編程簡單，使用方便（可采用梯形圖編程方式，與實際繼電器控制電路非常接近，一般電氣工作者很容易接受） （ 3）環(huán)境要求低（適用 于惡劣的工業(yè)環(huán)境）（ 4）體積小，重量輕 （ 5）擴充方便 。但大多數(shù)仍然是采用 PLC 實現(xiàn)電梯的升降控制，但是采用 PLC 實現(xiàn)電梯控制器的設(shè)計存在大量的缺點。 目前， 在 我國國產(chǎn)電梯大部分為繼電器及 PLC 控制方式，繼電器控制系統(tǒng)性能不穩(wěn)定、故障率高，大大降低了電梯的舒適性、可靠性和安全性，經(jīng)常造成停梯，給乘用人員的生活和工作帶來了很多不便， 因而傳統(tǒng)的電梯控制 系統(tǒng) （ PLC） 的更新勢在必行 。 基于 EDA 技術(shù)的電梯控制設(shè)計方案 EDA 技術(shù)開發(fā)手段多樣，其中應(yīng)用最為廣泛的就是通過程序?qū)τ布M行開發(fā)，而其中又數(shù) VHDL 語言最受設(shè)計者的歡迎。近幾年來，硬件描述語言等設(shè)計數(shù)據(jù)格式的逐步標準化，不同設(shè)計風格和應(yīng)用的要求導致各具特色的 EDA 工具被集成在同一個工作站上，從而使 EDA 框架日趨標準化。 VHDL 語言的設(shè)計單元包括實體（ entity）、結(jié)構(gòu)體(architecture)、程序包（ package）以及配置（ configuration）。實體說明中還可以說明數(shù)據(jù)類型、子程序和常量等數(shù)據(jù)信息，實體語句常用于描述設(shè)計常用到的判斷和檢查信息。結(jié)構(gòu)體能以行為、數(shù)據(jù)流和結(jié)構(gòu)等多種方式描述實體。 VHDL 語言的基本術(shù)語往往能體現(xiàn)其嚴密的邏輯結(jié)構(gòu)： VHDL 語言的基本術(shù)語包括進程（ process）、類屬（ generic）、屬性（ attribute）以及驅(qū)動（ drive）。進程內(nèi)部只含順序執(zhí)行的語句，即一串信號賦值中僅最后的賦值有效。 其具體的流程圖如 下 圖 所示。作為通用型電梯應(yīng)該服務(wù)于大多數(shù)人，必須考慮 電梯對內(nèi)、外請求的響應(yīng)率 P： Pin = 100%。 在內(nèi)部請求優(yōu)先控制方式中，當電梯外部人的請求和電梯內(nèi)部人狀態(tài)請求沖突時，外部人的請求信號可能被長時間忽略，因而它不能作為 通用型電梯的設(shè)計方案。這種方案的優(yōu)點在于 “ 面面 俱到 ” ，可以保證所有人的請求都能得到響應(yīng)。對用戶而言，此種控制方式的請求響應(yīng)時間也不是很快。 方向優(yōu)先控制是指電梯運行到某一樓層時先考慮這一樓層是否有請求：有，則停止； 無，則繼續(xù)前進。這種運作方式下，電梯對用戶的請求響應(yīng)率為 100%，且響應(yīng)的時間較短。 而且，方向優(yōu)先控制方式下，電梯在維持停止狀態(tài)的時候可以進入省電模式，又能節(jié)省大量電能， 本設(shè)計選擇方向優(yōu)先控制方式 總體方案決定 本次設(shè)計嘗試用 硬件描述語言（ VHDL）來 實現(xiàn)電梯控制，可進行多層次的邏輯設(shè)計，也可進行仿真驗證、時序分析等以保證設(shè)計的正確。但是使用 VHDL 硬件描述語言設(shè)計電 梯控制器可以為以后電梯實現(xiàn)智能控制奠定基礎(chǔ)。 （ 2）準確、實時的捕捉樓層到達信號。 控制器采用 FPGA 作為系統(tǒng)控制的核心，系統(tǒng)時鐘頻率是 ，完全可以滿 足實時采集數(shù)據(jù)的要求?？梢圆捎枚啻螜z測的方法解決這個問題，對一個信號進行多次采樣以保證信號的可信度。 電梯控制器的請求輸入信號有 16 個（電梯外有 5 個上升請求和 5 個下降請求的用戶輸入斷口，電梯內(nèi)有 6個請求用戶輸入斷口），由于系統(tǒng)對內(nèi)、外請求沒有設(shè)置優(yōu)先級，各樓層的 內(nèi)、外請求信號被采集后可先進行運算，再存到存儲器內(nèi)。 . 基于 FPGA 的中央處理模塊 中央數(shù)據(jù)處理模塊是系統(tǒng)的核心，通過對存儲的數(shù)據(jù)（含請求、到達樓層等信號）進行比較、判斷以驅(qū)動系統(tǒng)狀態(tài)的流轉(zhuǎn)。一般情況下，電梯工 作起始點是第一層，起始狀態(tài)是等待狀態(tài)，啟動條件是收到上升請求。本系統(tǒng)由請求信號啟動，運行中每檢測到一個到達樓層信號，就將信號存儲器的請求信號和樓層狀態(tài)信號進行比較，再參考原方向信號來決定是否停止，轉(zhuǎn)向等動作。 電機的控制信號一般需要兩位，本系統(tǒng)中電機有 3 種工作狀態(tài)： 正轉(zhuǎn)、反轉(zhuǎn)和停轉(zhuǎn)狀態(tài)。 系統(tǒng)的顯示輸出包括數(shù)碼管樓層顯示、數(shù)碼管請求信號顯示和表征運動方向的箭頭形指示燈的開關(guān)信號。假如電梯處于向上運動狀態(tài)，初始位置是底層，初始請求是 6樓， 2 樓時進入一人，如果他的目的地也是 6 樓，他看到初始請求是 6 樓，就可以不再按鍵。電梯使用時，系統(tǒng)結(jié)合相應(yīng)的電梯使用規(guī)范。因此應(yīng)適當?shù)墓罍y一下功能資源以確定使用什么樣的器件。速度選擇應(yīng)與所設(shè)計的系統(tǒng)的最高工作速度保持一致。這是因為器件的高速性能越好，其對外界微小毛刺信號的反應(yīng)靈敏度也越好，如果電路處理不當，或者編程前的配置選擇不當，極易使系統(tǒng)處于不穩(wěn)定的工作狀態(tài)。常用的是 PLCC 封裝，由于通?？梢员容^方便的買到現(xiàn)成 PLCC 插座，拔插比較方便，故這種封裝比較適用于中小規(guī)模的開發(fā)。 下表為 Altera 器件性能對照表： 綜合考慮 器件的資源是否滿足設(shè)計的需要 ， 芯片速度 ， CPLD 的封裝 ，所以 選用 FLEX6000 系列的 元件 選用 FLEX6000 系列管腳 I/O 數(shù)目滿足應(yīng)用所需的用戶 I/O 口數(shù)目，并且價格相 對低廉 ，低功耗。 DATA0 FPGA 串行數(shù)據(jù)輸入，連接到配置器件的串行數(shù)據(jù)輸出管腳。 nCSO（ I/O） FPGA 片選信號輸出，連接到配置器件的 nCS 管腳。 nCEO 下載鏈期間始能輸出。下載鏈上最后一個器件的 nCEO 懸空。 nCNFIG 用戶模式配置起始信號。 CONF_DONE 配置結(jié)束信號。 EPF6016A 供電電壓為 VCCIO 端口電壓。 INIT_DONE I/O 腳或漏極開路的輸出腳。 AS由 FPGA器件引導配置操作過程，它控制著外部存儲器和初始化過程，EPCS 系列 .如 EPCS1,EPCS4 配置器件專供 AS模式，使用 Altera 串行配置器件來完成。配置數(shù)據(jù)被同步在 DCLK輸入上， 1個時鐘周期傳送 1 位數(shù)據(jù)。通過加強型配置器件（ EPC16， EPC8， EPC4）等配置器件來完成，在 PS 配置期間，配置數(shù)據(jù)從外部儲存部件，通過 DATA0引腳送入 FPGA。 JTAG 接口是一個業(yè)界標準 ,主要用于芯片測試等功能 ,使用 IEEE Std 聯(lián)合邊界掃描接口引腳，支持 JAM STAPL 標準，可以使用 Altera下載電纜或主控器來完成。 該 系列產(chǎn)品的配置信息是存放在芯片內(nèi)的 SRAM 中，當?shù)綦姾?，配置信息將全部丟失，所以這些配置信息需要存放在其它 EPROM 中， ALTERA 公司提供了與該系列芯片配套使用的 EPROM。 所以整個器件只要更換 EPROM 中的配置信息就可以更換功能，其靈活性是不言而喻的。 綜上所述 EPF6016 配置 采用 JTAG 接口配置，通過 ByteBlaster 電纜直接編程到器件中 FPGA 的配置芯片選擇的是 EPC1。 5V 和 12V 電源設(shè)計 直流穩(wěn)壓電源的工作電路，傳統(tǒng)方式采用分立元件構(gòu)成，目前均采用集成三端穩(wěn)壓器 7805， 7812 構(gòu)成。 IC 采用集成三端穩(wěn)壓器 7805， 7812 C C2,C C6為輸入端端濾波電容 ， C C4,C C8為輸出 端端濾波電容 ， 以上第一個圖為例： 變壓器 T0將交流電網(wǎng) 220V 的電壓 Vl變?yōu)樗枰慕涣麟妷?V2，然后通過全波整流將交流電壓 V2 變 成脈動的直流電壓。濾波電路的作用就是在降低整流后輸出電壓中的脈動成分的同時，盡量保持其中的直流成分。若將電容