【正文】 作量和難度，增加了設(shè)計(jì)的自由度，提高了效率。 鐘表的數(shù)字化給人們生產(chǎn)生活帶來了極大的方便，而且大大地?cái)U(kuò)展了鐘表原先的報(bào)時(shí)功能。因此，研究數(shù)字鐘及擴(kuò)大其應(yīng)用，有著非常現(xiàn)實(shí)的意義。硬件界面為一個(gè) 6位 的 LED 數(shù)碼管，時(shí)間顯示方式為 6 位同時(shí)顯示，即顯示狀態(tài)為： 88： 88： 88。三個(gè)時(shí)間設(shè)定按鍵，分別為 MODE 模式選擇鍵， SET 設(shè)定鍵和CHANGE 數(shù)值修改鍵 [3]。當(dāng)在正常時(shí)鐘模式下第一次按下 MODE 鍵時(shí)，系統(tǒng)進(jìn)入模式 1，即鬧鈴模式，在此模式下可以通過 SET 和 CHANGE 按鍵的配合使用來設(shè)定所需要的鬧鈴時(shí)間。 SET 按鍵則用于在不同的模式下選擇當(dāng)前設(shè)定的位 黃河科技學(xué)院畢業(yè)設(shè)計(jì)說明書 第 2 頁(yè) 置，比如當(dāng)前設(shè)定的位置是小時(shí)，則再一次按下 SET 按鍵后當(dāng)前設(shè)定的位置變?yōu)榉昼姟? 系統(tǒng)帶四個(gè)指示燈電路，一個(gè)為電源指示燈，其他三個(gè)為工作狀態(tài)指示燈，即分別為 LED_ALARM、 LED_HOUR 和 LED_MIN。 LED_HOUR 和 LED_MIN 用于指示當(dāng)前設(shè)定的是時(shí)間的小時(shí)還是分鐘，當(dāng) LED_HOUR 指示燈亮?xí)r表明此時(shí)設(shè)定的是時(shí)間的小時(shí)值，當(dāng) LED_MIN 指示燈亮?xí)r表明此時(shí)設(shè)定的是時(shí)間的分鐘值。整點(diǎn)報(bào)時(shí)的功能 是實(shí)現(xiàn)在每個(gè)整點(diǎn)的 5 秒鐘前產(chǎn)生整點(diǎn)報(bào)時(shí)音，報(bào)時(shí)音為 “嘀嘀嘀 嘟 ”4短一長(zhǎng)音。這種設(shè)計(jì)方法首先從系統(tǒng)設(shè)計(jì)入手，在頂層進(jìn)行功能方框圖的劃 分和結(jié)構(gòu)設(shè)計(jì)。由于設(shè)計(jì)的主要仿真和調(diào)試過程是在高層次上完成的，這一方面有利于早期發(fā)現(xiàn)結(jié)構(gòu)上的錯(cuò)誤，避免設(shè)計(jì)工作的浪費(fèi)，同時(shí)也減少了邏輯功能仿真的工作量，提高了設(shè)計(jì)的一次成功率 [5]。頂層模塊名稱為 。 圖 整個(gè)系統(tǒng)的模塊劃分 黃河科技學(xué)院畢業(yè)設(shè)計(jì)說明書 第 4 頁(yè) 3 單元模塊電路設(shè)計(jì) 時(shí)間顯示電路模塊設(shè)計(jì) 時(shí)間顯示電路主要由兩部分組成，如圖 所示。 LED 驅(qū)動(dòng)電路由 Q Q Q Q 6 六 個(gè) 三 極 管和 R R R R R R10 基極偏置電阻組成。當(dāng)三 極 管 Q1 的基極（即 CPLD 的 LED0 輸出端）為低電平時(shí)， Q1 的發(fā)射結(jié)正向偏置，集電結(jié)反向偏置，因此三極管處于導(dǎo)通狀態(tài)，此時(shí)有Vce≈~。 Q1~Q6 的基極（ LED0~LED5）分別接 CPLD 的 PIN7 PIN7 PIN70、 PIN6 PIN6 PIN67，分別作為 LED 數(shù)碼管的位選端 [6]。 LED 顯示器工作于靜態(tài)顯示方式時(shí)，各位的共陰極（或共陽(yáng)極）連接在一起并接地（或 +5V）；每位的段碼線（ A~dp）分別與一個(gè) 8 位的鎖存器輸出相連。正因?yàn)槿绱?，靜態(tài)顯示器的亮度都較高。 在動(dòng)態(tài)顯示方式下，通常將所有位的段碼線相應(yīng)并聯(lián)在一起，由一個(gè) 8 位的 I/O 口控制，形成段碼線的多路復(fù)用，而各位的共陽(yáng)極或共陰極分別由相應(yīng)的 I/O 口 控制，形成各位的分時(shí)選通 [7]。其中段碼線占用1 個(gè) 8 位 I/O 口，而位選線占用六位 I/O 口。因此，在同一時(shí)刻，如果各位位選線都處于選通狀態(tài)的話六位 LED 將顯示相同的字符。這樣，在同一時(shí)刻，六位 LED 中只有選通的那一位顯示出字 數(shù) ，而其它則是熄滅的。 按鍵及指示燈電路模塊的設(shè)計(jì) 根據(jù)電子電路常識(shí)，采用灌電流工作方式的電路的功耗要比采用拉電流方式工作的電路小。當(dāng)多功能數(shù)字鐘的按鍵未按下時(shí)按鍵的輸出（即 CPLD 的輸入）為低電平，當(dāng)按鍵按下時(shí)輸出（即 CPLD 的輸入）為高電平。 MODE 按鍵用于模式選擇，按下一次 MODE 按鍵后電路進(jìn)入鬧鈴設(shè)置模式，在該模式下可以用 SET 鍵來選擇當(dāng)前是設(shè)置小時(shí)還是設(shè)置分鐘，而用 CHANGE 鍵可以改變當(dāng)前設(shè)置鬧鈴的小時(shí)或分鐘（向上加一）。按鍵電路如圖 所示。 D2 和 D3 用來指示當(dāng)前 設(shè)置狀態(tài)。指示燈電路如圖 所示。 黃河科技學(xué)院畢業(yè)設(shè)計(jì)說明書 第 7 頁(yè) 當(dāng) CPLD 的引腳輸出為高電平時(shí)相應(yīng)的指示燈就點(diǎn)亮。由于 CPLD 管腳的驅(qū)動(dòng)能力有限，因此通過連接一個(gè)三極管來增強(qiáng)驅(qū)動(dòng)能力，從而提高蜂鳴 器的響度。 圖 蜂鳴器電路 系統(tǒng)時(shí)鐘采用 。所以在晶振電路的前端加了兩個(gè)小電容對(duì)電源進(jìn)行濾波，在時(shí)鐘輸出端加了一個(gè)小電阻，能有效地抑制高次諧波和實(shí)現(xiàn)阻抗匹配。 圖 有源晶振電路 R 2533KC1102C2102V C CGND2C L K O U T3NC1V C C4有源晶振R 281KR 29R E S 2Q78550V C CD9蜂鳴器B U Z Z E R 黃河科技學(xué)院畢業(yè)設(shè)計(jì)說明書 第 8 頁(yè) CPLD 編程下載電路的設(shè)計(jì) CPLD 器件多采用 JTAG 編程方式， JTAG 編程方式是在線編程，傳統(tǒng)生產(chǎn)流程中先對(duì)芯片進(jìn)行預(yù)編程現(xiàn)再裝到板上因此而改變，簡(jiǎn)化的流程為先固定器件到電路板上，再用 JTAG 編程 ,從而大大加快工程進(jìn)度。 在硬件結(jié)構(gòu)上， JTAG 接口包括兩部分： JTAG 端口和控制器。 標(biāo)準(zhǔn)中規(guī)定對(duì)應(yīng)于數(shù)字集成電 路芯片的每個(gè)引腳都設(shè)有一個(gè)移位寄存單元，稱為邊界掃描單元 BSC。由集成電路的所有邊界掃描單元構(gòu)成邊界掃描寄存器 BSR。 JTAG 編程方式對(duì) CPLD 和 FPGA 器件都支持，用于 CPLD 器件的下載文件是 POF 文件。 JTAG下載電路的 10 針接口引腳定義為 ： 1 引腳為 TCK 時(shí)鐘， 2 引腳接地， 3 引腳 TDO 為測(cè)試數(shù)據(jù)輸出（數(shù)據(jù) 輸出，來自器件）， 4 引腳接電源電壓， 5 引腳 TMS 為測(cè)試模式選擇（編程使能）， NC 為 NOCONNECT。 圖 JTAG 下載電路 R 20R E S 2R 21R E S 2R 22R E S 2R 23R E S 2V C CV C CT C KT D OT M ST D IT C K1E N D2T D O3V C C4T M S5NC6NC7NC8T D I9GND10J T A G 10 針接口J T A G 黃河科技學(xué)院畢業(yè)設(shè)計(jì)說明書 第 9 頁(yè) 電源電路的設(shè)計(jì) 本設(shè)計(jì)中的核心器件為 MAX7000S 系列的 EPM7128SLC84， I/O 口電壓 VCCIO 和核心電壓 VCCINT 均支持正 5V，因此在本設(shè)計(jì)中統(tǒng)一給 I/O 端口和內(nèi)核提供 +5V的電壓。電源的輸出為 +5V 輸出。 變壓器次 級(jí) 電壓估算 由于穩(wěn)壓 器 要正常工作時(shí)輸入端的電壓必需要比輸出端高 時(shí)才能使 其 穩(wěn)定工作。 變壓器輸入功率的計(jì)算 假設(shè)負(fù)載電流為 500mA，若輸出電壓為 5V，則有效功率為 5V*=。小型電源變壓器的效率一般為 75%左右。 R 24510T1T R A N S 122 0V ~V in1GND2V ou t37805I C 1C 15104C 13104+ C 1122 00 U F+ C 1747 U FD4LEDV a cVi VoV C C1234橋堆保險(xiǎn)絲F U S E 1 黃河科技學(xué)院畢業(yè)設(shè)計(jì)說明書 第 10 頁(yè) 濾 波電容參數(shù)的選取 假設(shè)負(fù)載電流為 500mA，若輸出電壓為 ，則等效負(fù)載電阻為 15Ω。在本設(shè)計(jì)中取 2200uF。在本設(shè)計(jì)中電容耐壓值取 16V。 ALTERA 公司的MAX7000S 系列 CPLD 有著較高的性價(jià)比。 MAX7000 器件包含 32~256 個(gè)可聯(lián)結(jié)成 16個(gè)宏單元組的邏輯 陣 列塊的宏單元。 黃河科技學(xué)院畢業(yè)設(shè)計(jì)說明書 第 11 頁(yè) 4 CPLD 編程設(shè)計(jì) 系統(tǒng)信號(hào)的定義及頂層模塊 整個(gè)系統(tǒng)輸入、輸出信號(hào)的定義： sysclk:系統(tǒng)的時(shí)鐘信號(hào)，由外部有源晶振產(chǎn)生，頻率為 ； mode:外接按鍵，模式選擇信號(hào)， mode=0 時(shí)為時(shí)鐘模式， mode=1 時(shí)為設(shè)定鬧鐘模式， mode=2 時(shí)為手動(dòng)設(shè)定時(shí)間模式； set:外接按鍵，用于在手動(dòng)設(shè)置時(shí)間時(shí)選擇是調(diào)整小時(shí)還是分鐘；若長(zhǎng)時(shí)間按住該鍵，還可以使秒信號(hào)清零，用于精確調(diào)整時(shí)間； change:外接按鍵，手動(dòng)調(diào)整時(shí)間，每按一次計(jì)數(shù)器加 1；若長(zhǎng)時(shí)間按住則連續(xù)快速加 1，用于快速調(diào)時(shí)和定時(shí)； alarm：接蜂鳴器，輸出到蜂鳴器的信號(hào)，用于產(chǎn)生鬧鈴音和報(bào)時(shí)音；鬧鈴音為持續(xù) 20s 的急促的 “ 嘀嘀嘀 ” 音，整點(diǎn)報(bào)時(shí)音為 “ 嘀嘀嘀 嘟 ” 四短一長(zhǎng)音； Dataout:輸出信號(hào)，輸出顯示時(shí)間的數(shù)碼管顯示的段碼 [12]。 clk_generate clk_generate()。 // 秒、分、時(shí)計(jì)時(shí)與時(shí)間調(diào)整模塊 mode_select mode_select()。 //調(diào)用快速時(shí)間設(shè)置功能模塊 alarm_set alarm_set()。 //調(diào)用鬧鈴與整點(diǎn)報(bào)時(shí)模塊 decoder_7seg decoder_7seg()。 //調(diào)用顯示模塊 endmodule 時(shí)鐘節(jié)拍產(chǎn)生模塊 由于整個(gè)系統(tǒng)只有一個(gè)晶 體振蕩器，但是設(shè)計(jì)需要不同的時(shí)鐘信號(hào)，因此需要設(shè)計(jì)一個(gè)分頻進(jìn)程，對(duì)系 統(tǒng) 的有源晶振產(chǎn)生的 ，產(chǎn)生需要的時(shí)鐘節(jié)拍。其中 CLK 節(jié)拍用于產(chǎn)生秒計(jì)時(shí)信號(hào)，在每個(gè) CLK 的上升沿到來時(shí)秒計(jì)數(shù)器加 1。 CLK_1K 節(jié)拍用于鬧鈴音的產(chǎn)生， displayclk時(shí)鐘節(jié)拍是頻率為 50hz的信號(hào)，由于本設(shè)計(jì)中顯示部分采用 LED動(dòng)態(tài)顯示的方式，因此必需要有一個(gè)掃描信號(hào)對(duì) 6 位的 LED 的每個(gè)位進(jìn)行輪流選通點(diǎn)亮。在 CPLD 內(nèi)部設(shè)置分頻計(jì)數(shù)器的缺點(diǎn)是， CPLD 的觸發(fā)器資源有限，設(shè)置計(jì)數(shù)器對(duì)資源的占用比較大，因此盡量可能少用一些時(shí)鐘節(jié)拍，或者盡量使需要使用的時(shí)鐘節(jié)拍相同，還有一種方法是利用兩個(gè)已有的時(shí)鐘信號(hào)進(jìn)行邏輯運(yùn)算從 而 獲得想要的時(shí)鐘節(jié)拍。 input sysclk,reset。 reg clk,clk_4hz,clk_1k,displayclk。 //分頻時(shí)鐘計(jì)數(shù)器，用于產(chǎn)生周期為 1S 的時(shí)鐘信號(hào) reg [19:0]div_count2。 //分頻時(shí)鐘計(jì)數(shù)器，用于產(chǎn)生頻率為 1Khz的時(shí)鐘信號(hào) reg [14:0]divclk_t。d0000000。d1024000) //1024000/2048000= begin clk=~clk。d0000000。b1。d000000。d512021) //512021/2048000= begin clk_4hz=~clk_4hz。d000000。b1。該多功能電子 鐘 共有 3 種模式。多功能電子鐘共有三個(gè)按