【正文】 k_4hz,clk_1k, alarm1,alarm2。(sec1839。amp。整點報時的功能是實現(xiàn)在每個整點的 5 秒鐘前產(chǎn)生整點報時音，報時音為 “ 嘀嘀嘀 嘟 ” 4 短一長音。 amin[7:4]=amin[7:4] + 1。h23) hour1=0。 end end end always (posedge ct1) //分鐘計時進程 begin if (min1 == 839。b1001) begin sec1[3:0]=439。 always (posedge clk) begin if (!(sec1 ^ 839。當長時間按下 CHANGE后， CT1 時鐘變?yōu)橹芷跒?4HZ 的時鐘信號，該信號用于快速時間校準功能。所謂快速時間設(shè)置功能是指一直按住按鍵不放時，當前值能夠快速的增加；而慢設(shè)置是指每按 一次按鍵則當前值向上增一。b10。b10。 regbool,count1,counta,count2,countb。 end end always (posedge sysclk) begin ?? //產(chǎn)生周期為 50HZ和 1KHZ的時鐘節(jié)拍 黃河科技學院畢業(yè)設(shè)計說明書 第 14 頁 end endmodule 模式選擇功能模塊 本設(shè)計是多功能數(shù)字鐘，實現(xiàn)的功能是以數(shù)字形式顯示時、分、秒的時間， 能進行手動快校時、快校分或慢校時、慢校分。 end end always (posedge sysclk) begin if (reset) div_count2=2039。 //分頻時鐘計數(shù)器，用于產(chǎn)生 50HZ 的數(shù)碼管掃描信號displayclk 黃河科技學院畢業(yè)設(shè)計說明書 第 13 頁 always (posedge sysclk) begin if (reset) div_count1=2139。系統(tǒng)的分頻進程如下： module clk_generate(reset,sysclk,clk,clk_4hz,clk_1k,displayclk)。 //調(diào)用 7 段譯碼模塊 display display()。 `include `include `include `include `include `include `include `include module clock。 電容耐壓應(yīng)大于 *Vac 即 Vc=*9*250/220=(其中250/220 是考慮市網(wǎng)電源電壓過高時的情況 )。考慮到市網(wǎng)交流電壓的波動情況，在市網(wǎng)電壓為 200V 時也能正常工作，則有220/200*Vac 要大于 ，所以 Vac 必需要大于 ，即交流變壓器的 副 邊輸出電壓應(yīng)該高于 ， 在本設(shè)計中選取 9V。 JTAG 下載電路如圖 所示。 JTAG 接口可對 PSD 芯片內(nèi)部的所有部件進行編程 [9]。 蜂鳴器及有源晶振電路的設(shè)計 在本設(shè)計中由于有音調(diào)的變換，所以必需采用交流蜂鳴器。再按一次 MODE 鍵則進入手動校時功能模式 [8]。若 使各個 LED 能同時顯示出與本位相應(yīng)的字符，就必須采用動態(tài)顯示方式，即在某一時刻，只讓某一位的位選線處于選 通 狀態(tài)，而其他各位的位選處于關(guān)閉狀態(tài)，同時，段碼線上輸出相應(yīng)的要顯示的字符段碼。之所以為靜態(tài)顯示，是因為各 個 LED 的顯示字符的字符一經(jīng)確定，相應(yīng)鎖存器鎖存的段碼輸出將維持不變，直到送入另一個字符的段碼為止。其中一部分為六位 LED 數(shù)碼管的驅(qū)動電路，另一部分為 LED 數(shù)碼管電路。 黃河科技學院畢業(yè)設(shè)計說明書 第 3 頁 2 總體 設(shè)計 方案 整個設(shè)計 的 方式采用 TOPDOWN 設(shè)計方法 ， 即自頂向下的設(shè)計。當再一次按下 MODE 按鍵后系統(tǒng)進入手動校時模式，在此模式下通過 SET 和 CHANGE 按鍵的配合使 用，可以改變當前時間。諸如定時自動報警、定時啟閉電路、定時開關(guān)烘箱、通斷動力設(shè)備，甚至各種定時電氣的自動啟用等，所有 這些，都是以鐘表數(shù)字化為基礎(chǔ)的。 。 黃河科技學院畢業(yè)設(shè)計說明書 第 I 頁 基于 VHDL 語言的多功能數(shù)字鐘設(shè)計 摘 要 VHDL作為一種硬件描述語言，可用于數(shù)字電路與系統(tǒng)的描述、模擬和自動設(shè)計與仿真等，是當今電子設(shè)計自動化的核心技術(shù) 。 Tutor: 。 鐘表的數(shù)字化給人們生產(chǎn)生活帶來了極大的方便，而且大大地擴展了鐘表原先的報時功能。當在正常時鐘模式下第一次按下 MODE 鍵時，系統(tǒng)進入模式 1，即鬧鈴模式，在此模式下可以通過 SET 和 CHANGE 按鍵的配合使用來設(shè)定所需要的鬧鈴時間。整點報時的功能 是實現(xiàn)在每個整點的 5 秒鐘前產(chǎn)生整點報時音，報時音為 “嘀嘀嘀 嘟 ”4短一長音。 圖 整個系統(tǒng)的模塊劃分 黃河科技學院畢業(yè)設(shè)計說明書 第 4 頁 3 單元模塊電路設(shè)計 時間顯示電路模塊設(shè)計 時間顯示電路主要由兩部分組成，如圖 所示。 LED 顯示器工作于靜態(tài)顯示方式時，各位的共陰極（或共陽極）連接在一起并接地（或 +5V）；每位的段碼線（ A~dp）分別與一個 8 位的鎖存器輸出相連。因此，在同一時刻，如果各位位選線都處于選通狀態(tài)的話六位 LED 將顯示相同的字符。 MODE 按鍵用于模式選擇，按下一次 MODE 按鍵后電路進入鬧鈴設(shè)置模式，在該模式下可以用 SET 鍵來選擇當前是設(shè)置小時還是設(shè)置分鐘，而用 CHANGE 鍵可以改變當前設(shè)置鬧鈴的小時或分鐘（向上加一）。 黃河科技學院畢業(yè)設(shè)計說明書 第 7 頁 當 CPLD 的引腳輸出為高電平時相應(yīng)的指示燈就點亮。 圖 有源晶振電路 R 2533KC1102C2102V C CGND2C L K O U T3NC1V C C4有源晶振R 281KR 29R E S 2Q78550V C CD9蜂鳴器B U Z Z E R 黃河科技學院畢業(yè)設(shè)計說明書 第 8 頁 CPLD 編程下載電路的設(shè)計 CPLD 器件多采用 JTAG 編程方式， JTAG 編程方式是在線編程，傳統(tǒng)生產(chǎn)流程中先對芯片進行預(yù)編程現(xiàn)再裝到板上因此而改變，簡化的流程為先固定器件到電路板上，再用 JTAG 編程 ,從而大大加快工程進度。 JTAG 編程方式對 CPLD 和 FPGA 器件都支持，用于 CPLD 器件的下載文件是 POF 文件。 變壓器次 級 電壓估算 由于穩(wěn)壓 器 要正常工作時輸入端的電壓必需要比輸出端高 時才能使 其 穩(wěn)定工作。在本設(shè)計中取 2200uF。 黃河科技學院畢業(yè)設(shè)計說明書 第 11 頁 4 CPLD 編程設(shè)計 系統(tǒng)信號的定義及頂層模塊 整個系統(tǒng)輸入、輸出信號的定義： sysclk:系統(tǒng)的時鐘信號，由外部有源晶振產(chǎn)生，頻率為 ； mode:外接按鍵，模式選擇信號， mode=0 時為時鐘模式， mode=1 時為設(shè)定鬧鐘模式， mode=2 時為手動設(shè)定時間模式； set:外接按鍵，用于在手動設(shè)置時間時選擇是調(diào)整小時還是分鐘；若長時間按住該鍵，還可以使秒信號清零，用于精確調(diào)整時間； change:外接按鍵，手動調(diào)整時間，每按一次計數(shù)器加 1；若長時間按住則連續(xù)快速加 1，用于快速調(diào)時和定時； alarm：接蜂鳴器，輸出到蜂鳴器的信號，用于產(chǎn)生鬧鈴音和報時音；鬧鈴音為持續(xù) 20s 的急促的 “ 嘀嘀嘀 ” 音，整點報時音為 “ 嘀嘀嘀 嘟 ” 四短一長音； Dataout:輸出信號，輸出顯示時間的數(shù)碼管顯示的段碼 [12]。 //調(diào)用鬧鈴與整點報時模塊 decoder_7seg decoder_7seg()。在 CPLD 內(nèi)部設(shè)置分頻計數(shù)器的缺點是， CPLD 的觸發(fā)器資源有限，設(shè)置計數(shù)器對資源的占用比較大，因此盡量可能少用一些時鐘節(jié)拍，或者盡量使需要使用的時鐘節(jié)拍相同，還有一種方法是利用兩個已有的時鐘信號進行邏輯運算從 而 獲得想要的時鐘節(jié)拍。 //分頻時鐘計數(shù)器，用于產(chǎn)生頻率為 1Khz的時鐘信號 reg [14:0]divclk_t。b1。b1。 output count1,counta,count2,countb,led_min,led_hour,m。 {led_min,led_hour}=239。 {led_min,led_hour}=239。 //正常時鐘狀態(tài) endcase end endmodule 黃河科技學院畢業(yè)設(shè)計說明書 第 16 頁 快速時間設(shè)置功能模塊 多功能數(shù)字鐘要求有快速時間設(shè)置功能和慢設(shè)置功能。當未長時間按下 CHANGE 按鍵時， CT1 時鐘是周期為 60 秒的時鐘信號。 wire m_clk,h_clk。 else begin if (sec1[3:0]==439。b0。 end end end always (posedge cta) //小時計時 與調(diào)整進程 begin if (hour1==839。 else if (amin[3:0]==9) begin amin[3:0]=0。 end endmodule 鬧鈴與整點報時模塊 鬧鈴的功能是實現(xiàn)當?shù)竭_預(yù)設(shè)的時間點時產(chǎn)生為時 20s 的 “ 嘀嘀嘀嘀 ” 急促短音。 always (posedge sysclk) begin if ((min1==amin)amp。amp。 module decoder_7seg(sysclk,clk,clk_4hz,clk_1k,m,alarm1,alarm2,ahour,amin,min1,hour1,sec1,hour_msb,hour_lsb,min_msb,min_lsb,sec_msb,sec_lsb)。b00: //在模式 0 下，將正常