基于quartusii軟件及smartsopc平臺(tái)多功能數(shù)字鐘設(shè)計(jì)論文(存儲(chǔ)版)
【正文】 uartusII軟件是一款相對(duì)只能的軟件，所以在設(shè)計(jì)時(shí)為防止線路太多而導(dǎo)致錯(cuò)誤，我都采用了軟件本身的模塊生成來代替繁冗的電路圖，減少連線工作，使電路圖簡潔明了。若電路邏輯上有問題，則編譯將出現(xiàn)問題，此時(shí)當(dāng)Analysisamp。但笨軟件能編譯出的錯(cuò)誤僅為邏輯和語法錯(cuò)誤，因此，大部分我所遇到的編譯錯(cuò)誤均為非法命名的問題，如下為遇到的典型錯(cuò)誤：①Q(mào)uatrusII軟件不接受中文命名。脈沖由分位進(jìn)位。在仿真的過程中，輸入?yún)?shù)，如CLK、END TIME等的設(shè)定尤為重要，若沒有設(shè)定合理的參數(shù)，即使功能正確，也有可能得不到結(jié)果。最后的設(shè)計(jì)出來的數(shù)字鐘功能齊全，經(jīng)過種種實(shí)驗(yàn)和改良，使得運(yùn)行相當(dāng)穩(wěn)定，時(shí)鐘計(jì)時(shí)不存在不穩(wěn)定跳變和隨機(jī)數(shù)的產(chǎn)生，顯示電路不存在閃爍及抖動(dòng)現(xiàn)象，開關(guān)防顫功能良好體現(xiàn)。②計(jì)時(shí)電路在本電路設(shè)計(jì)中，分秒的60計(jì)數(shù)很簡單就實(shí)現(xiàn)了，在實(shí)現(xiàn)24小時(shí)計(jì)數(shù)時(shí)產(chǎn)生了一定的問題，原思路為設(shè)計(jì)成模30，一旦計(jì)數(shù)器為23:59:59，則全部清零，但是這樣實(shí)現(xiàn)較麻煩。⑧防顫這部分一開始沒有想到，下載到硬件后演示過程太隨機(jī)，不穩(wěn)定，因此思考解決方案，最終設(shè)計(jì)出防顫開關(guān)，效果很好。這是在以后的學(xué)習(xí)和工作生涯中應(yīng)該提倡的。設(shè)計(jì)較復(fù)雜，應(yīng)完善考慮每月的天數(shù)，如大小月、2月、閏年等。參考文獻(xiàn)[1] 《數(shù)字邏輯電路與系統(tǒng)設(shè)計(jì)》 蔣立平主編，電子工業(yè)出版社[2] 《EDA設(shè)計(jì)實(shí)驗(yàn)指導(dǎo)書》 南京理工大學(xué)電子技術(shù)中心編附錄A 原理圖及波形仿真文件夾。②實(shí)現(xiàn)通過開關(guān)選擇是否在每個(gè)星期X的設(shè)定時(shí)間鬧鐘，避免每次重復(fù)設(shè)定。這次實(shí)驗(yàn)結(jié)束過后讓我意識(shí)到，學(xué)校有很多資源可供我們使用，只要有思想有能力，完全可以去做自己喜歡做的事。后來，在經(jīng)過與同學(xué)討論后設(shè)計(jì)了現(xiàn)在的方案，計(jì)數(shù)單獨(dú)記，顯示現(xiàn)在顯示。最后是下載，雖然第一天老師理論上講了如何下載，可是一旦自己要進(jìn)行操作就是不順利，比如管腳號(hào)分配不對(duì)，機(jī)器沒有打開等問題。圖71：管腳號(hào)分配結(jié)論通過4天的努力，我最終實(shí)現(xiàn)了自己的設(shè)計(jì)，達(dá)到了基本要求，且在此基礎(chǔ)上實(shí)現(xiàn)了星期顯示、鬧鐘等附加功能。波形圖如下：圖616（2）當(dāng)K8=1設(shè)定分鐘，即快速校分。秒位脈沖為1Hz，分位脈沖由秒位進(jìn)位。一般情況下warning不影響電路的正常運(yùn)行，故可忽略，但若warning過多，則應(yīng)回頭檢查下電路是否有問題。五個(gè)步驟由前到后一個(gè)一個(gè)進(jìn)行。在選擇顯示和鬧鐘時(shí)間的比較電路中我均從原理出發(fā)，運(yùn)用門電路來實(shí)現(xiàn)，這樣原理上較為容易分析和理解，但是加大了工作量，因此我也考慮可選擇用集成芯片74157和7485等來實(shí)現(xiàn)。電路圖如下：①4位比較圖425：4個(gè)同或之后與輸出②20位比較圖426：5個(gè)4位比較模塊相與（3）選擇顯示由于SmartSOPC平臺(tái)上只有8個(gè)數(shù)碼管，而在正常顯示時(shí)已用了7個(gè)，因此應(yīng)對(duì)此7個(gè)數(shù)碼管復(fù)用，運(yùn)用一個(gè)開關(guān)K6，當(dāng)K6=1時(shí)，正常計(jì)時(shí)顯示，K6=0時(shí)鬧鐘計(jì)時(shí)顯示。圖416（1）報(bào)時(shí)電路需要在59’53”, 59’55”,59’57”時(shí)和512Hz的頻率信號(hào)相與輸出為1，我利用了F2和F1相或再和F0相與得到53”、55”、57”時(shí)輸出為1。脈沖由小時(shí)位進(jìn)位。在第一個(gè)1000分頻后拉出一個(gè)輸出端，為1KHz。電路圖如下：圖32本章節(jié)給出了本次設(shè)計(jì)的總思路。依次完成對(duì)計(jì)時(shí)時(shí)間的快速校正、對(duì)內(nèi)部計(jì)時(shí)器值全部清零、對(duì)計(jì)時(shí)時(shí)間進(jìn)行譯碼顯示和在整點(diǎn)進(jìn)行報(bào)時(shí)。一旦與設(shè)定時(shí)間相同，則蜂鳴器將以1Khz頻率鳴響10秒鐘。（6）整點(diǎn)報(bào)時(shí)：實(shí)現(xiàn)每個(gè)整點(diǎn)報(bào)時(shí)。（4）時(shí)鐘暫停：使用K1開關(guān)控制時(shí)鐘脈沖輸入信號(hào)。主要涉及環(huán)境主要分硬件環(huán)境和軟件環(huán)境。摘要上學(xué)期的EDA（I）實(shí)驗(yàn)為硬件實(shí)驗(yàn)，利用模電知識(shí)在面包板上連接線路實(shí)現(xiàn)多功能數(shù)字鐘設(shè)計(jì)。s concrete process, as the digital clock design requirements, the project concept demonstration, various submodules principle of design, the debugging, the simulation result and programming downloading and so on.Keywords: EDA（II），Multi function Digital Clock，QuartusII，SmartSOPC目 錄摘要 IAbstract I1緒論 1 1 22設(shè)計(jì)要求說明 3 設(shè)計(jì)概述 3 設(shè)計(jì)基本要求 3 設(shè)計(jì)提高部分要求 33設(shè)計(jì)方案論證（整體電路的工作原理） 4 4 4 5 54各子模塊設(shè)計(jì)原理 6 6 7 8 8 8 8 8 8 85調(diào)試 8 8 問題及解決 8 本章總結(jié) 86仿真 8 8 8 8 8 8 8 8 8 87編程下載 8 8 8結(jié)論 8實(shí)驗(yàn)感想 8參考文獻(xiàn) 8附錄A 原理圖及波形仿真文件夾 81緒論EDA技術(shù)，指以大規(guī)?？删幊踢壿嬈骷檩d體，以硬件描述語言為系統(tǒng)邏輯描述為主要表達(dá)方式，以EDA開發(fā)軟件為設(shè)計(jì)工具，通過有關(guān)的開發(fā)軟件，自動(dòng)完成用軟件方式設(shè)計(jì)的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、邏輯畫簡、邏輯分割、邏輯綜合及優(yōu)化、邏輯布局布線、邏輯仿真，直至對(duì)于特定目標(biāo)芯片的邏輯映射、編程下載等工作，最后形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術(shù)。K2=1時(shí)，數(shù)字鐘所有時(shí)間清零；K2=0時(shí)，正常計(jì)數(shù)顯示。3）
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號(hào)-1