【正文】 即當(dāng)長時間按下CHANGE 按鍵后，利用 4hz的 CLK_4hz信號產(chǎn)生 NUM NUM NUM NUM4 信號對當(dāng)前設(shè)定值連續(xù)快速加 1。//顯示當(dāng)前時間的秒的個位 state = 339。b111101。 end 339。 //顯示當(dāng)前時間的小時個位 state = 339。b011111。 reg [5:0]ledselect。而在下一時刻則下一位 LED 處于點(diǎn)亮狀態(tài)，且在此時送出相應(yīng)的段碼，如此循環(huán)往復(fù)就能顯示完 6 個不同的數(shù)字。 //數(shù)字 7 的共陽編碼賦值給小時的個位 439。b0101 : hour_lsb=839。ha4。 //數(shù)字 9 的共陽編碼賦值給小時的十位 endcase case (hour[3:0]) 439。b0111 : hour_msb=839。h99。 //數(shù)字 1 的共陽編碼賦值給小時的十位 439。 //指示是否進(jìn)行了鬧鈴定時 assign alarm=((alarm1)?clk_1kamp。 sec=839。 wire led_alarm。 end endmodule 七 段顯示譯碼模塊 由于時鐘計(jì)數(shù)模式采用的是 BCD 碼計(jì)數(shù)方式，而顯示采用的 8 段發(fā)光二極管，每個段代表一位二進(jìn)制數(shù)，在本系統(tǒng)中采用的是共陽極接法，因此 7 段碼為共陽編碼。 end always (posedge sysclk) begin if ((min1==839。 reg alarm1,alarm2。 ahour[7:4]=ahour[7:4] + 1。 always (posedge ct2) begin if (amin==839。 end 黃河科技學(xué)院畢業(yè)設(shè)計(jì)說明書 第 18 頁 else begin min1[3:0] =min1[3:0] +1。b1。 (!m))) minclk =139。 reg minclk,hclk。 秒、分、時計(jì)時與時間調(diào)整模塊 秒計(jì)時程序采用周期為 1S 的基準(zhǔn)時鐘信號 CLK，在每個 CLK 時鐘信號的上升沿對秒寄存器加 1，當(dāng)長時間按下 SET 按鍵 后對秒寄存器進(jìn)行清零，該功能用于準(zhǔn)確校時。b00。b00。 end always (posedge set) bool=~bool。 module mode_select( clk,mode,set,change,count1,counta,count2,countb,led_min,led_hour,m)。d000000。d0000000。 //分頻時鐘計(jì)數(shù)器，用于產(chǎn)生周期為 1S 的時鐘信號 reg [19:0]div_count2。 CLK_1K 節(jié)拍用于鬧鈴音的產(chǎn)生， displayclk時鐘節(jié)拍是頻率為 50hz的信號，由于本設(shè)計(jì)中顯示部分采用 LED動態(tài)顯示的方式，因此必需要有一個掃描信號對 6 位的 LED 的每個位進(jìn)行輪流選通點(diǎn)亮。 //調(diào)用快速時間設(shè)置功能模塊 alarm_set alarm_set()。 MAX7000 器件包含 32~256 個可聯(lián)結(jié)成 16個宏單元組的邏輯 陣 列塊的宏單元。 R 24510T1T R A N S 122 0V ~V in1GND2V ou t37805I C 1C 15104C 13104+ C 1122 00 U F+ C 1747 U FD4LEDV a cVi VoV C C1234橋堆保險絲F U S E 1 黃河科技學(xué)院畢業(yè)設(shè)計(jì)說明書 第 10 頁 濾 波電容參數(shù)的選取 假設(shè)負(fù)載電流為 500mA，若輸出電壓為 ，則等效負(fù)載電阻為 15Ω。電源的輸出為 +5V 輸出。由集成電路的所有邊界掃描單元構(gòu)成邊界掃描寄存器 BSR。所以在晶振電路的前端加了兩個小電容對電源進(jìn)行濾波，在時鐘輸出端加了一個小電阻，能有效地抑制高次諧波和實(shí)現(xiàn)阻抗匹配。指示燈電路如圖 所示。當(dāng)多功能數(shù)字鐘的按鍵未按下時按鍵的輸出（即 CPLD 的輸入）為低電平，當(dāng)按鍵按下時輸出（即 CPLD 的輸入）為高電平。其中段碼線占用1 個 8 位 I/O 口，而位選線占用六位 I/O 口。 Q1~Q6 的基極（ LED0~LED5）分別接 CPLD 的 PIN7 PIN7 PIN70、 PIN6 PIN6 PIN67，分別作為 LED 數(shù)碼管的位選端 [6]。頂層模塊名稱為 。 LED_HOUR 和 LED_MIN 用于指示當(dāng)前設(shè)定的是時間的小時還是分鐘，當(dāng) LED_HOUR 指示燈亮?xí)r表明此時設(shè)定的是時間的小時值，當(dāng) LED_MIN 指示燈亮?xí)r表明此時設(shè)定的是時間的分鐘值。三個時間設(shè)定按鍵，分別為 MODE 模式選擇鍵， SET 設(shè)定鍵和CHANGE 數(shù)值修改鍵 [3]。這樣不僅可以通過芯片設(shè)計(jì)實(shí)現(xiàn)各種邏輯功能，而且由于管腳定義的靈活性，減輕了原理圖和印制 板設(shè)計(jì)的工作量和難度，增加了設(shè)計(jì)的自由度，提高了效率。經(jīng)編譯和仿真所設(shè)計(jì)的程序，在可編程邏輯器件上下載驗(yàn)證，本系統(tǒng)能夠完成時、分、秒的分別顯示，由按鍵輸入進(jìn)行數(shù)字鐘的校時、清零、啟停功能。 本設(shè)計(jì)方法具有硬件描述能力強(qiáng)，設(shè)計(jì)方法靈活，便于修改等優(yōu)點(diǎn)，大大降低了數(shù)字系統(tǒng)設(shè)計(jì)的難度，提高了工作效率 ?，F(xiàn)代數(shù)字產(chǎn)品在性能提 高、復(fù)雜度增大的同時，其更新?lián)Q代的步伐也越來越快，實(shí)現(xiàn)這種進(jìn)步的因素在于生產(chǎn)制造技術(shù)和電子設(shè)計(jì)技術(shù)的進(jìn)步。 本課題研究的內(nèi)容 本設(shè)計(jì)是基于 CPLD（ MAX7000S 系列） 的多功能數(shù)字鐘設(shè)計(jì)。CHANGE 按鍵用來將當(dāng)前設(shè)定位置的時間值加 1，當(dāng)長時間按下 CHANGE 按鍵時，當(dāng)前設(shè)定值為連續(xù)快速加 1，此功能用于快速設(shè)定時間 [4]。在功能級進(jìn)入仿真和糾錯，并用硬件描述語言對高層次的系統(tǒng)行為進(jìn)行描述，然后用綜合工具將設(shè)計(jì)轉(zhuǎn)化為具體門電路網(wǎng)表，其對應(yīng)的物理實(shí)現(xiàn)可以是 PLD 器件或?qū)Ｓ眉呻娐?。?qū)動三級管為 PNP型三極管，用于開關(guān)電路中。但是因?yàn)殪o態(tài)顯示方式下，各位 LEDQ19015Q29015Q39015Q49015Q59015 Q69015R4330R510KR610KR710KR810KR910KR 1010KR 11R 12R 13R 14R 15R 16V C CL E D 0 L E D 1 L E D 2 L E D 3 L E D 4 L E D 5A B C D E F G db 543210LED 黃河科技學(xué)院畢業(yè)設(shè)計(jì)說明書 第 5 頁 的段碼線都是獨(dú)立的，因此一個 6 位的 LED 顯示器需要占用 6*8+6=54 個 I/O 口，在這種情況下為了簡化接線，本設(shè)計(jì)采用的是動態(tài)掃描方式來顯示。同樣在下一時刻，只讓下 一位的位選線處于選通狀態(tài)，而其它各位的位選線處于關(guān)閉狀態(tài)，在段碼線上輸出將要顯示字符的段碼，則同一時刻，只有選通位顯示相應(yīng)的字符 ， 而其它各位是熄滅的 ， 如此循環(huán)下去，就可以使各位顯示出將要顯示的字符。 黃河科技學(xué)院畢業(yè)設(shè)計(jì)說明書 第 6 頁 R14 .7 KR24 .7 KR34 .7 KS1M O D ES2S E TS3C H A N G EV C C V C C V C CM O D ES E TC H A N G E 圖 按鍵電路 在本設(shè)計(jì)中共有四個指示燈，一個為電源指示燈，其它三個是工作狀態(tài)指示燈，D1 為鬧鈴報(bào)警指示電路，當(dāng)設(shè)置鬧鈴后鬧鈴指示電路就工作在點(diǎn)亮狀態(tài)，指示當(dāng)前設(shè)有鬧鈴。二極管D9 起到續(xù)流保護(hù)的作用，蜂鳴器電路如圖 所示。與 JTAG 接口兼容的器件可以是微處理器（ MPU）、微控制器（ MCU）、 PLD、 CPL、 FPGA、 ASIC 或其它符合 規(guī)范的芯片。 9 引腳 TDI 為測試數(shù)據(jù)輸入（數(shù)據(jù)輸入到器件），10 引腳接地。正常情況下變壓器輸出功率約為 9V**=， 當(dāng)市網(wǎng)電壓升到 250V 時，變壓器的輸出功率為 *250/220=。 EPM7128SLC84 器件介紹 [10] 本次設(shè)計(jì)的核心器件采用 ALTERA 公司的 CPLD 可編程器件。 //調(diào)用時鐘節(jié)拍產(chǎn)生模塊 time_mode0 time_mode0()。在本設(shè)計(jì)中總共用到如下幾個時鐘節(jié)拍： 1hz 的時鐘 CLK， 4HZ的時鐘 CLK_4hz，1Khz的時鐘信號 CLK_1K，和 50hz的時鐘 displayclk。 output clk,clk_4hz,clk_1k,displayclk。 if (div_count1==2139。 if (div_count2==2039。分別為：模式 0 為正常時鐘模 式，模式 1 為設(shè)置鬧鈴功能，模式 2 為手動校時功能。 reg led_min,led_hour。 {led_min,led_hour}=239。 {led_min,led_hour}=239?？焖贂r間設(shè)置進(jìn)程，功能描述：長時間按下“change”鍵，則分別生成 num num num num4 信號用于連續(xù)快速加 1。 module time_mode0(clk,set,m,count1,ct1,counta,m_clk,h_clk,cta,sec1,min1,hour1)。 (!m)) //按住 SET 鍵一段時間，秒信號自動清零 sec1 [7:0] = 839。 sec1[7:4]=sec1[7:4] + 139。 hclk = 1。 input ct2,ctb。 end always (posedge ctb) begin if (ahour==839。 input sysclk,clk_1k。d20) alarm1=1。d58) alarm2=clk_1k。 input [1:0]m。 end 339。 sec=839。 //數(shù)字 0 的共陽編碼賦值給小時的十位 439。hb0。b0110 : hour_msb=839。 //數(shù)字 8 的共陽編碼賦值給小時的十位 439。hf9。b0100 : hour_lsb=839。 //數(shù)字 6 的共陽編碼賦值給小時的個位 439。h90。 output [5:0]ledselect。b000000。b001: begin ledselect=639。//數(shù)碼管的第三位（分的十位）被點(diǎn)亮 dataout=min_msb。b100。b101: begin ledselect=639。用于秒計(jì)時功能模塊。 圖 CLK_4HZ 波形圖 CLK_1K 時鐘為頻率 1Khz的時鐘信號，用于鬧鈴音頻信號的產(chǎn)生， CLK_1K 信號如圖 所示 ，由圖中的波形可以看出兩個波形占用的周期為 2ms，即一個周期為 1ms，頻率為 1Khz。在本系統(tǒng)中總共需要 4 個不同的時鐘節(jié)拍，分別為 clk、 clk_4hz、 clk_1k、 displayclk。b101。//數(shù)碼管的第四位（分的個位）被點(diǎn)亮 dataout=min_lsb。b010: begin ledselect=639。b001。b000。 input displayclk,reset。 //數(shù)字 8 的共陽編碼賦值給小時的個位 439。b0110 : hour_lsb=839。hb0。 //數(shù)字 0 的共陽編碼賦值給小時的個位 439。b1000 : hour_msb=839。h92。 //數(shù)字 2 的共陽編碼賦值給小時的十位 439。b0000 : hour_msb=839。b10: //在模式 2 下，將手動計(jì)數(shù)值賦值給寄存器，等待譯碼 begin hour=hour1。 min=min1。 input sysclk,clk,cl