【正文】 結論此數(shù)字鐘相對于機械鐘來說有低功耗，高精度，數(shù)字化顯示和不易損壞等特點。找到錯誤后用鑷子將板上的銅線劃段，則正常進位了。重新焊接后秒位正常計時。電路設計如下：當開關處于自然位置時分十位clk端所接為高電平，當開關按下時則引入一低電平實其clk端有一個下降沿脈沖接入，使其產(chǎn)生了校時功能。（3）燈測試功能（LT = 0）此時BI/RBO端作為輸出端，端輸入低電平信號時，表1最后一行，與 及DCBA輸入無關，輸出全為“1”，顯示器7個字段都點亮。 CD4060分頻器CD4060由一振蕩器和14級二進制串行計數(shù)器位組成，振蕩器的結構可以是RC或晶振電路，CR為高電平時，計數(shù)器清零且振蕩器使用無效。因而被使能的動態(tài)進位輸出將產(chǎn)生一個高電平輸出脈沖，其寬度近似等于QA輸出高電平。這種工作方式消除了非同步（脈沖時鐘）計數(shù)器中常有的輸出計數(shù)尖峰。關鍵詞：LED數(shù)碼管時序電路邏輯電路時鐘校時引言僅向。此次課程設計雖然只有短短的兩天半的時間，但是經(jīng)過前期的查找資料，后來的實驗室實際操作，再到現(xiàn)在的報告總結，我收獲了很多。、在處理分頻模塊時，最開始按照老師的要求設置了頻率，但是當運行時，發(fā)現(xiàn)根本出不來，后來與同學討論后，發(fā)現(xiàn)頻率過大，后來改為八分頻，使得分頻模塊能夠使用。圖324 星期模塊引腳圖仿真與分析 日模塊 年份為2000年，月份為2月，有29天，初值設為2000年2月28日，仿真中日為：22? 年份為1999年，月份為2月，有28天，初值設為1999年2月28日，仿真中日為：2? 年份為2000年，月份為3月，有31天，初值設為2000年3月30日，仿真中日為：3? 年份為2000年，月份為4月，有30天，初值設為2000年4月30日，仿真中日為：? 年月模塊初值設為1999年12月，lock為1時，顯示年月，lock為3時，預置月，lock為2時，預置年 時分秒定時模塊lock為0時，顯示時分秒，lock為5時，預置時，lock為6時，預置分，lock為7時，預置秒。所以天計數(shù)器應該具備進制可變的性能。Up為高電平時，upclk有脈沖到達時，還可以在此基礎上增加其它功能。本設計主要是實現(xiàn)數(shù)字鐘的功能，程序用VHDL語言編寫，整體采用TOPTODOWN設計思路，具有基本的顯示年月日時分秒和星期的功能，此外還有整點報時功能。即完成下載。當SWM、SWH都不為0時，分鐘、小時正常計時。多功能數(shù)字鐘的主體部分 電路原理圖仿真圖封裝圖五、心得體會剛剛開始覺得做這個電子實驗報告挺難的，因為對軟件的不熟悉和對這個實驗操作的也不熟悉，對著老師給的資料也做了很長時間，就是仿真的時候有些該注意的沒有注意，導致仿真失敗，但是后來還是自己慢慢拿的請教同學、老師哪里出了問題，后來才做出來了，把60進制的做出來了，后來的24進制按照老師給的電路原理圖也成功了仿真出來，我用了很長時間才編寫出來，現(xiàn)在看看，也沒有那么難了。雖然只是一個小設計，我卻也從中學到了不少設計流程和一些相關問題。解決辦法：對照錯誤，認真檢查程序，看哪個地方的標點，變量沒有寫上或標明。end baoshi。en_out 輸入模塊電路圖：scanclk1khzen_out[7..0]sl[3..0]dataout[3..0]sh[3..0]ml[3..0]mh[3..0]hl[3..0]hh[3..0]clk2hz_ens_cem_ceh_ceinst利用蜂鳴器進行整點報時程序代碼：library ieee。end scan。輸入模塊電路圖：displaydatain[3..0]dataout[7..0]inst使用七段數(shù)碼管顯示小時、分鐘與秒程序代碼：library ieee。use 。039。s_en,m_en,h_en:out std_logic)。程序代碼：library ieee。139。sl,sh,ml,mh,hl,hh:out std_logic_vector(3 downto 0)。程序代碼：library ieee。程序代碼：library ieee。（4）報時設計的考慮可以將高頻時鐘分頻得到約2KHz和1KHz的音頻，作為數(shù)字鐘的報時頻率。設計提示（僅供參考）：（1）對頻率輸入的考慮數(shù)字鐘內(nèi)所需的時鐘頻率有：基準時鐘應為周期一秒的標準信號。通過課程設計的鍛煉，要求學生掌握電路的一般設計方法，具備初步的獨立設計能力，提高綜合運用所學的理論知識獨立分析和解決問題的能力，培養(yǎng)學生的創(chuàng)新精神。二、課程設計基本要求掌握現(xiàn)代大規(guī)模集成數(shù)字邏輯電路的應用設計方法，進一步掌握電子儀器的正確使用方法，以及掌握利用計算機進行電子設計自動化(EDA)的基本方法。報時頻率可選用1KHz和2KHz左右(兩種頻率相差八度音，即頻率相差一倍)。當電子鐘顯示XX：59：50時，數(shù)字鐘開始報時“DO“，持續(xù)一秒，而且每隔一秒報一下，直至顯示XX：00：00時報“DI”，持續(xù)一秒后停止。use 。use 。a:out std_logic_vector(15downto 0))。 then if m_en=39。use 。end key_press。 then if clk1khz39。entity display is port(datain : in std_logic_vector(3 downto 0)。use 。architecture beh of scan is signal t : integer range 0 to 7。use 。architecture zhong of baoshi is signal c1,ring:std_logic。進行編譯或波形仿真時，經(jīng)常得到的不是預想中的結果。設計是一個十分嚴謹?shù)倪^程，容不得隨意和馬虎。同時請教老師，和同學、通過實驗掌握一些邏輯組合器件的基本功能和用法。整點報時模塊：仿真波形：分析說明：為實現(xiàn)時鐘在59分51秒53秒55秒57秒時，以低音報時，當為59分59秒時以高音報時；所以將M[7..0]從高位到低位設置為0101 1001轉換成十進制即為59分，秒的十位都為5所以S7到S4設置為0101，秒的個位9，即0000010100111001，從S3到S0只有當S3設置為1的時候秒個位為9，通過分頻以1000HZ輸出以實現(xiàn)高音報時；7時S0都為0，為能同時確定7則將S0設置為0，SS2則為任意。八、課程設計中遇到問題及解決方法Q1：下載后，秒鐘不進位A：檢查原理電路發(fā)現(xiàn)輸入輸出接錯位，經(jīng)更正正常； Q2：到59分51秒等不鬧鐘A：檢查蜂鳴器是否接錯管腳，下載器上套線是否接好，最后發(fā)現(xiàn)是套線的問題，解決后，正常鳴叫。該數(shù)字鐘的實現(xiàn)程序分為頂層模塊、年月模塊、日模塊、時分秒定時模塊、數(shù)碼管顯示模塊、分頻模塊、星期模塊，此外還有一個庫。VHDL程序設計本設計采用topdown 模式設計，分模塊進行，各功能都使用元件例化方式設計，主要有LED顯示模塊、時分秒定時模塊、日期模塊、年月模塊、分頻模塊、星期模塊，此外還創(chuàng)建了一個程序包，用來實現(xiàn)年月日、時分秒的加減調整。日期模塊主要分為三個部分，預置日期加，預置日期減和產(chǎn)生進位信號，使月份增加。當分到達59時，整點報時器響，speaker高電位，隨著手動清零，恢復原位。在一開始加星期模塊時，沒怎么考慮，可是當加進去后才發(fā)現(xiàn)，星期模塊不能與其他模塊很好的相連，不能很好的做到與“日模塊”相合，后來雖有改動，但最終沒能改成功。其實完成一個設計，編程只是很小的一部分，最主要的在于查找資料以及調試程序，此次設計我在查找資料方面做的不是很充分，以至于設計的面很小，而且在遇到問題后不能很快的找出，以后一定要做好準備工作。方案論證：由于是數(shù)字鐘的設計，可以用單片機AT89C51來實現(xiàn)計數(shù)功能，相對于純數(shù)字電路來講它具有功耗低、體積小、使用方便等優(yōu)點。緩沖時鐘輸入將在時鐘輸入上升沿觸發(fā)四個觸發(fā)器。此高電平溢