freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

基于vhdl語言的多功能數(shù)字鐘設(shè)計(jì)(留存版)

2025-02-02 12:59上一頁面

下一頁面
  

【正文】 多功能數(shù)字鐘要求有快速時(shí)間設(shè)置功能和慢設(shè)置功能。 {led_min,led_hour}=239。b1。 //分頻時(shí)鐘計(jì)數(shù)器,用于產(chǎn)生頻率為 1Khz的時(shí)鐘信號(hào) reg [14:0]divclk_t。 //調(diào)用鬧鈴與整點(diǎn)報(bào)時(shí)模塊 decoder_7seg decoder_7seg()。在本設(shè)計(jì)中取 2200uF。 JTAG 編程方式對 CPLD 和 FPGA 器件都支持,用于 CPLD 器件的下載文件是 POF 文件。 黃河科技學(xué)院畢業(yè)設(shè)計(jì)說明書 第 7 頁 當(dāng) CPLD 的引腳輸出為高電平時(shí)相應(yīng)的指示燈就點(diǎn)亮。因此,在同一時(shí)刻,如果各位位選線都處于選通狀態(tài)的話六位 LED 將顯示相同的字符。 圖 整個(gè)系統(tǒng)的模塊劃分 黃河科技學(xué)院畢業(yè)設(shè)計(jì)說明書 第 4 頁 3 單元模塊電路設(shè)計(jì) 時(shí)間顯示電路模塊設(shè)計(jì) 時(shí)間顯示電路主要由兩部分組成,如圖 所示。當(dāng)在正常時(shí)鐘模式下第一次按下 MODE 鍵時(shí),系統(tǒng)進(jìn)入模式 1,即鬧鈴模式,在此模式下可以通過 SET 和 CHANGE 按鍵的配合使用來設(shè)定所需要的鬧鈴時(shí)間。 Tutor: 。 。當(dāng)再一次按下 MODE 按鍵后系統(tǒng)進(jìn)入手動(dòng)校時(shí)模式,在此模式下通過 SET 和 CHANGE 按鍵的配合使 用,可以改變當(dāng)前時(shí)間。其中一部分為六位 LED 數(shù)碼管的驅(qū)動(dòng)電路,另一部分為 LED 數(shù)碼管電路。若 使各個(gè) LED 能同時(shí)顯示出與本位相應(yīng)的字符,就必須采用動(dòng)態(tài)顯示方式,即在某一時(shí)刻,只讓某一位的位選線處于選 通 狀態(tài),而其他各位的位選處于關(guān)閉狀態(tài),同時(shí),段碼線上輸出相應(yīng)的要顯示的字符段碼。 蜂鳴器及有源晶振電路的設(shè)計(jì) 在本設(shè)計(jì)中由于有音調(diào)的變換,所以必需采用交流蜂鳴器。 JTAG 下載電路如圖 所示。 電容耐壓應(yīng)大于 *Vac 即 Vc=*9*250/220=(其中250/220 是考慮市網(wǎng)電源電壓過高時(shí)的情況 )。 //調(diào)用 7 段譯碼模塊 display display()。 //分頻時(shí)鐘計(jì)數(shù)器,用于產(chǎn)生 50HZ 的數(shù)碼管掃描信號(hào)displayclk 黃河科技學(xué)院畢業(yè)設(shè)計(jì)說明書 第 13 頁 always (posedge sysclk) begin if (reset) div_count1=2139。 end end always (posedge sysclk) begin ?? //產(chǎn)生周期為 50HZ和 1KHZ的時(shí)鐘節(jié)拍 黃河科技學(xué)院畢業(yè)設(shè)計(jì)說明書 第 14 頁 end endmodule 模式選擇功能模塊 本設(shè)計(jì)是多功能數(shù)字鐘,實(shí)現(xiàn)的功能是以數(shù)字形式顯示時(shí)、分、秒的時(shí)間, 能進(jìn)行手動(dòng)快校時(shí)、快校分或慢校時(shí)、慢校分。b10。所謂快速時(shí)間設(shè)置功能是指一直按住按鍵不放時(shí),當(dāng)前值能夠快速的增加;而慢設(shè)置是指每按 一次按鍵則當(dāng)前值向上增一。 always (posedge clk) begin if (!(sec1 ^ 839。 end end end always (posedge ct1) //分鐘計(jì)時(shí)進(jìn)程 begin if (min1 == 839。 amin[7:4]=amin[7:4] + 1。amp。 input sysclk,clk,clk_4hz,clk_1k, alarm1,alarm2。b10: //在模式 2 下,將手動(dòng)計(jì)數(shù)值賦值給寄存器,等待譯碼 begin hour=hour1。 //數(shù)字 2 的共陽編碼賦值給小時(shí)的十位 439。b1000 : hour_msb=839。hb0。 //數(shù)字 8 的共陽編碼賦值給小時(shí)的個(gè)位 439。b000。b010: begin ledselect=639。b101。 圖 CLK_4HZ 波形圖 CLK_1K 時(shí)鐘為頻率 1Khz的時(shí)鐘信號(hào),用于鬧鈴音頻信號(hào)的產(chǎn)生, CLK_1K 信號(hào)如圖 所示 ,由圖中的波形可以看出兩個(gè)波形占用的周期為 2ms,即一個(gè)周期為 1ms,頻率為 1Khz。b101: begin ledselect=639。//數(shù)碼管的第三位(分的十位)被點(diǎn)亮 dataout=min_msb。b000000。h90。b0100 : hour_lsb=839。 //數(shù)字 8 的共陽編碼賦值給小時(shí)的十位 439。hb0。 sec=839。 input [1:0]m。d20) alarm1=1。 end always (posedge ctb) begin if (ahour==839。 hclk = 1。 (!m)) //按住 SET 鍵一段時(shí)間,秒信號(hào)自動(dòng)清零 sec1 [7:0] = 839。快速時(shí)間設(shè)置進(jìn)程,功能描述:長時(shí)間按下“change”鍵,則分別生成 num num num num4 信號(hào)用于連續(xù)快速加 1。 {led_min,led_hour}=239。分別為:模式 0 為正常時(shí)鐘模 式,模式 1 為設(shè)置鬧鈴功能,模式 2 為手動(dòng)校時(shí)功能。 if (div_count1==2139。在本設(shè)計(jì)中總共用到如下幾個(gè)時(shí)鐘節(jié)拍: 1hz 的時(shí)鐘 CLK, 4HZ的時(shí)鐘 CLK_4hz,1Khz的時(shí)鐘信號(hào) CLK_1K,和 50hz的時(shí)鐘 displayclk。 EPM7128SLC84 器件介紹 [10] 本次設(shè)計(jì)的核心器件采用 ALTERA 公司的 CPLD 可編程器件。 9 引腳 TDI 為測試數(shù)據(jù)輸入(數(shù)據(jù)輸入到器件),10 引腳接地。二極管D9 起到續(xù)流保護(hù)的作用,蜂鳴器電路如圖 所示。同樣在下一時(shí)刻,只讓下 一位的位選線處于選通狀態(tài),而其它各位的位選線處于關(guān)閉狀態(tài),在段碼線上輸出將要顯示字符的段碼,則同一時(shí)刻,只有選通位顯示相應(yīng)的字符 , 而其它各位是熄滅的 , 如此循環(huán)下去,就可以使各位顯示出將要顯示的字符。驅(qū)動(dòng)三級(jí)管為 PNP型三極管,用于開關(guān)電路中。CHANGE 按鍵用來將當(dāng)前設(shè)定位置的時(shí)間值加 1,當(dāng)長時(shí)間按下 CHANGE 按鍵時(shí),當(dāng)前設(shè)定值為連續(xù)快速加 1,此功能用于快速設(shè)定時(shí)間 [4]?,F(xiàn)代數(shù)字產(chǎn)品在性能提 高、復(fù)雜度增大的同時(shí),其更新?lián)Q代的步伐也越來越快,實(shí)現(xiàn)這種進(jìn)步的因素在于生產(chǎn)制造技術(shù)和電子設(shè)計(jì)技術(shù)的進(jìn)步。經(jīng)編譯和仿真所設(shè)計(jì)的程序,在可編程邏輯器件上下載驗(yàn)證,本系統(tǒng)能夠完成時(shí)、分、秒的分別顯示,由按鍵輸入進(jìn)行數(shù)字鐘的校時(shí)、清零、啟停功能。三個(gè)時(shí)間設(shè)定按鍵,分別為 MODE 模式選擇鍵, SET 設(shè)定鍵和CHANGE 數(shù)值修改鍵 [3]。頂層模塊名稱為 。其中段碼線占用1 個(gè) 8 位 I/O 口,而位選線占用六位 I/O 口。指示燈電路如圖 所示。由集成電路的所有邊界掃描單元構(gòu)成邊界掃描寄存器 BSR。 R 24510T1T R A N S 122 0V ~V in1GND2V ou t37805I C 1C 15104C 13104+ C 1122 00 U F+ C 1747 U FD4LEDV a cVi VoV C C1234橋堆保險(xiǎn)絲F U S E 1 黃河科技學(xué)院畢業(yè)設(shè)計(jì)說明書 第 10 頁 濾 波電容參數(shù)的選取 假設(shè)負(fù)載電流為 500mA,若輸出電壓為 ,則等效負(fù)載電阻為 15Ω。 //調(diào)用快速時(shí)間設(shè)置功能模塊 alarm_set alarm_set()。 //分頻時(shí)鐘計(jì)數(shù)器,用于產(chǎn)生周期為 1S 的時(shí)鐘信號(hào) reg [19:0]div_count2。d000000。 end always (posedge set) bool=~bool。b00。 reg minclk,hclk。b1。 always (posedge ct2) begin if (amin==839。 reg alarm1,alarm2。 end endmodule 七 段顯示譯碼模塊 由于時(shí)鐘計(jì)數(shù)模式采用的是 BCD 碼計(jì)數(shù)方式,而顯示采用的 8 段發(fā)光二極管,每個(gè)段代表一位二進(jìn)制數(shù),在本系統(tǒng)中采用的是共陽極接法,因此 7 段碼為共陽編碼。 sec=839。 //數(shù)字 1 的共陽編碼賦值給小時(shí)的十位 439。b0111 : hour_msb=839。ha4。 //數(shù)字 7 的共陽編碼賦值給小時(shí)的個(gè)位 439。 reg [5:0]ledselect。 //顯示當(dāng)前時(shí)間的小時(shí)個(gè)位 state = 339。b111101。即當(dāng)長時(shí)間按下CHANGE 按鍵后,利用 4hz的 CLK_4hz信號(hào)產(chǎn)生 NUM NUM NUM NUM4 信號(hào)對當(dāng)前設(shè)定值連續(xù)快速加 1。//顯示當(dāng)前時(shí)間的秒的個(gè)位 state = 339。 end 339。b011111。而在下一時(shí)刻則下一位 LED 處于點(diǎn)亮狀態(tài),且在此時(shí)送出相應(yīng)的段碼,如此循環(huán)往復(fù)就能顯示完 6 個(gè)不同的數(shù)字。b0101 : hour_lsb=839。 //數(shù)字 9 的共陽編碼賦值給小時(shí)的十位 endcase case (hour[3:0]) 439。h99。 //指示是否進(jìn)行了鬧鈴定時(shí) assign alarm=((alarm1)?clk_1kamp。 wire led_alarm。 end always (posedge sysclk) begin if ((min1==839。 ahour[7:4]=ahour[7:4] + 1。 end 黃河科技學(xué)院畢業(yè)設(shè)計(jì)說明書 第 18 頁 else begin min1[3:0] =min1[3:0] +1。 (!m))) minclk =139。 秒、分、時(shí)計(jì)時(shí)與時(shí)間調(diào)整模塊 秒計(jì)時(shí)程序采用周期為 1S 的基準(zhǔn)時(shí)鐘信號(hào) CLK,在每個(gè) CLK 時(shí)鐘信號(hào)的上升沿對秒寄存器加 1,當(dāng)長時(shí)間按下 SET 按鍵 后對秒寄存器進(jìn)行清零,該功能用于準(zhǔn)確校時(shí)。b00。 module mode_select( clk,mode,set,change,count1,counta,count2,countb,led_min,led_hour,m)。d0000000。 CLK_1K 節(jié)拍用于鬧鈴音的產(chǎn)生, displayclk時(shí)鐘節(jié)拍是頻率為 50hz的信號(hào),由于本設(shè)計(jì)中顯示部分采用 LED動(dòng)態(tài)顯示的方式,因此必需要有一個(gè)掃描信號(hào)對 6 位的 LED 的每個(gè)位進(jìn)行輪流選通點(diǎn)亮。 MAX7000 器件包含 32~256 個(gè)可聯(lián)結(jié)成 16個(gè)宏單元組的邏輯 陣 列塊的宏單元。電源的輸出為 +5V 輸出。所以在晶振電路的前端加了兩個(gè)小電容對電源進(jìn)行濾波,在時(shí)鐘輸出端加了一個(gè)小電阻,能有效地抑制高次諧波和實(shí)現(xiàn)阻抗匹配。當(dāng)多功能數(shù)字鐘的按鍵未按下時(shí)按鍵的輸出(即 CPLD 的輸入)為低電平,當(dāng)按鍵按下時(shí)輸出(即 CPLD 的輸入)為高電平。 Q1~Q6 的基極( LED0~LED5)分別接 CPLD 的 PIN7 PIN7 PIN70、 PIN6 PIN6 PIN67,分別作為 LED 數(shù)碼管的位選端 [6]。 LED_HOUR 和 LED_MIN 用于指示當(dāng)前設(shè)定的是時(shí)間的小時(shí)還是分鐘,當(dāng) LED_HOUR
點(diǎn)擊復(fù)制文檔內(nèi)容
研究報(bào)告相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號(hào)-1