可編程邏輯器件基礎(chǔ)-在線瀏覽
2025-02-01 07:19本頁(yè)面
【正文】 不需掩膜制作費(fèi)用，在設(shè)計(jì)的初期或在小批量的試制階段，其平均單片成本遠(yuǎn)低于門陣列。 可編程邏輯器件的優(yōu)勢(shì) ? 向高密度 、 大規(guī)模的方向發(fā)展 。 ? 向低電壓 、 低功耗的方向發(fā)展 。 ? 向混合可編程技術(shù)方向發(fā)展 。圖中所示為 PLD器件的基本結(jié)構(gòu)框圖，它由輸入緩沖電路、與陣列、或陣列、輸出緩沖電路等四部分組成。 PLD器件的基本結(jié)構(gòu) 器件名 與 陣 列 或 陣 列 輸出電路 PROM 固 定 可 編 程 固 定 PLA 可 編 程 可 編 程 固 定 PAL 可 編 程 固 定 固 定 GAL 可 編 程 固 定 可 組 態(tài) ? 基本結(jié)構(gòu) ? 大部分 FPGA器件采用了可編程查找表結(jié)構(gòu)，這種結(jié)構(gòu)基于 SRAM查找表，采用 RAM“數(shù)據(jù)”查找的方式。圖中所示為 4輸入 LUT。 PLD器件的基本結(jié)構(gòu) ? 電路符號(hào) ? 接入 PLD內(nèi)部的與或陣列輸入緩沖器電路，一般采用互補(bǔ)結(jié)構(gòu)，可用圖 a來(lái)表示，它等效于 b的邏輯結(jié)構(gòu)。 A A (b) PLD的互補(bǔ)輸入 PLD器件的基本結(jié)構(gòu) A A (a) PLD的互補(bǔ)緩沖器 (c) PLD中與陣列的表示 F＝ ABD ABCD (d) PLD中或陣列的表示 F＝ A＋ C ABCD ? PROM ? PROM即可編程只讀存儲(chǔ)器（ Programmable Read Only Memory）， ROM除了用作只讀存儲(chǔ)器外，還可作為 PLD使用。 PLD器件的基本結(jié)構(gòu) 地址 譯碼器 存儲(chǔ)單元 陣列 A0 A1 An1 … … … W0 W1 Wp1 F0 F1 Fm1 P=2n ? PROM ? 為了更清晰直觀法表示 PROM中固定的與陣列和可編程的或陣列， PROM可以表示為 PLD陣列圖，以 4 2 PROM為例，如圖所示。 PROM的與陣列可編程，而或陣列不可編程； PLA則是與陣列和或陣列都可編程， PLA的陣列如圖所示。節(jié)省了 2條。 PLD器件的基本結(jié)構(gòu) A1 A0 F1 F2 A2 F0 A1 A0 F1 F2 A2 F0 ? PAL ? PLA的利用率很高，但是軟件算法過于復(fù)雜，運(yùn)行速度下降。 PAL的結(jié)構(gòu)和常用表示如圖所示。 GAL采用了E2PROM工藝，具有電可擦除重復(fù)編程的特點(diǎn)，徹底解決了熔絲型可編程器件的一次可編程問題。高密度可編程邏輯器件近年來(lái)發(fā)展很快，目前已有集成度高達(dá) 300萬(wàn)門以上、系統(tǒng)頻率為 200MHz以上的 HDPLD供用戶使用。下面分別介紹當(dāng)前主流 CPLD/ FPGA器件的結(jié)構(gòu)與特點(diǎn)。 20世紀(jì) 90年代以來(lái)， Lattice首先發(fā)明了 ISP（ InSystem Programmability）下載方式，并將E2CMOS與 ISP相結(jié)合，使 CPLD的應(yīng)用領(lǐng)域有了巨大的擴(kuò)展。 CPLD/FPGA的結(jié)構(gòu)特點(diǎn) ? Xilinx公司的 CPLD/FPGA Xilinx在 1985年首次推出了 FPGA，隨后不斷推出新的集成度更高、速度更快、價(jià)格更低、功耗更低的 FPGA器件系列。 CPLD/FPGA的結(jié)構(gòu)特點(diǎn) ? Altera和 Actel公司的 CPLD/FPGA Altera是著名的 PLD生產(chǎn)廠商， Altera公司的可編程邏輯器件具有高性能、高集成度和高性價(jià)比的優(yōu)點(diǎn)，此外它還提供了功能全面的開發(fā)工具和豐富的 IP核、宏功能庫(kù)等。 （ 2）圖像處理類。 （ 4）接口類。 CPLD/FPGA的結(jié)構(gòu)特點(diǎn) ? CPLD和 FPGA的異同 根據(jù)結(jié)構(gòu)特點(diǎn)和工作原理 ， 以乘積項(xiàng)結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為 CPLD， 以查找表法結(jié)構(gòu)方式構(gòu)成邏輯行為器件稱為FPGA。 這里以 FPGA為例 ， 對(duì)這些資源作一個(gè)概括 ?？梢岳闷骷邢鄳?yīng)結(jié)構(gòu)的 RAM尋址機(jī)構(gòu)或分開的譯碼器由 RAM的 Q端輸出選取它的輸入數(shù)據(jù)。 功能單元 ? 2．基于多路開關(guān)的功能單元 ? 采用這種形式的功能單元是基于如下的考慮，即只要在多路開關(guān)的輸入端放置輸入的變量、反變量、固定的 0和 1等相應(yīng)的組合，兩輸入變量的所有函數(shù)就可以由單個(gè) 2選 1的多路開關(guān)來(lái)實(shí)現(xiàn)。單個(gè)固定功能有單級(jí)簡(jiǎn)單和嚴(yán)時(shí)短的優(yōu)點(diǎn)，它的主要缺點(diǎn)是要求大量的功能單元才能實(shí)現(xiàn)用戶設(shè)計(jì)的邏輯，而且相應(yīng)功能單元的級(jí)聯(lián)和布線的延時(shí)會(huì)導(dǎo)致整個(gè)性能的降低。 否則 ， 因功耗問題很可能會(huì)熔化一個(gè)可編程邏輯器件芯片 ， 特別是對(duì)于這些塑料封裝的器件 。可編程邏輯器件一般有以下幾種基本的布線資源： ? 長(zhǎng)線直接連線 ? 通用內(nèi)部連線 ? 開關(guān)矩陣 布線資源 布線資源 ? 長(zhǎng)線直接連 布線資源 ? 通用內(nèi)部連線和開關(guān)矩陣 由于半導(dǎo)體工藝已進(jìn)入到深亞微米（ DSM）和超深亞微米（ VDSM）時(shí)代，器件的密度大大提高，所以新一代的 FPGA都提供片內(nèi) RAM。新一代 FP
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1