可編程邏輯器件設(shè)計方法-在線瀏覽
2025-02-24 04:27本頁面
【正文】 式來實現(xiàn)任意組合邏輯，所以 PLD能以乘積和 形式完成大量的邏輯組合。 第 4階段出現(xiàn)了 SOPC和 SOC技術(shù)， 特點：是 PLD和 ASIC技術(shù)融合的結(jié)果，涵蓋 了實時化數(shù)字信號處理技術(shù)、高速數(shù)據(jù)收發(fā)器、 復(fù)雜計算以及嵌入式系統(tǒng)設(shè)計技術(shù)的全部內(nèi)容。并且，這一 階段的邏輯器件 內(nèi)嵌了硬核 高速乘法器、 Gbits差分串行 接口、時鐘頻率高達 500MHz的 PowerPC微處理器、 軟核 MicroBlaze、 Picoblaze、 Nios以及 NiosII，不僅實現(xiàn)了軟 件需求和硬件設(shè)計的完美結(jié)合，還實現(xiàn)了高速與靈活性 的完美結(jié)合，使其已超越了 ASIC器件的性能和規(guī)模，也 超越了傳統(tǒng)意義上 FPGA的概念，使 PLD的應(yīng)用范圍 從單 片擴展到系統(tǒng)級。在 這種技術(shù)的器件中，所有邏輯的連接都是靠熔絲連接的。 a b 邏輯 1 amp。 圖 熔絲未編程的結(jié)構(gòu) 圖 熔絲未編程的結(jié)構(gòu) 反熔絲連接技術(shù) 未編程時，成高阻狀態(tài)。 反熔絲器件是 一次可編程 的，一旦編程，永久不能 改變。 a b 邏輯 1 amp。 SRAM存儲數(shù)據(jù)需要消耗大量的硅面 積，且 斷電后數(shù)據(jù)丟失 。 掩膜技術(shù) ROM是非易失性 的，系統(tǒng)斷電后，信息被保留在存儲 單元中。 ROM 單元保存了行和列數(shù)據(jù)，形成一個陣列，每一列有負載 電阻使其保持邏輯 1，每個行列的交叉有一個關(guān)聯(lián)晶體 管和一個掩膜連接。 PROM技術(shù) PROM是非易失性 的，系統(tǒng)斷電后，信息被保留 在存儲單元中。 PROM單元保存了 行和列數(shù)據(jù)，形成一個陣列，每一列有負載電阻使 其保持邏輯 1，每個行列的交叉有一個關(guān)聯(lián)晶體管和 一個掩膜連接。 FLASH技術(shù) FLASH技術(shù)的芯片的檫除的速度比 PROM技術(shù)要 快 的 多。 PLD芯片內(nèi)部結(jié)構(gòu) CPLD 由完全可編程的與 /或陣列以及宏單元庫構(gòu)成。 宏 單元則是可實現(xiàn)組合或時序邏輯的功能模塊 ，同時還提供 了真值或補碼輸出和以不同的路徑反饋等額外的靈活性。 CPLD主要由可編程 I/O單元、基本邏輯單元、布 線池和其他輔助功能模塊構(gòu)成。 CPLD中基本邏輯單元是宏單元。 與 CPLD基本邏輯單元相關(guān)的另外一個重要概念是乘積 \ 項。 乘積項陣列實際上就是一個“與或”陣列，每一個交叉 點都是一個可編程熔絲，如果導(dǎo)通就是實現(xiàn)“與”邏輯， 在“與”陣列后一般還有一個“或”陣列，用以完成最小邏輯 表達式中的“或”關(guān)系。 所謂布線池其本質(zhì)就是一個 開關(guān)矩陣 ，通過打 結(jié)點可以完成不同宏單元的輸入與輸出項之間的連 接。 由于 CPLD的布線池結(jié)構(gòu)固定，所以 CPLD的輸入管腳到 輸出管腳的標(biāo)準(zhǔn)延時固定，被稱為 Pin to Pin延時，用 Tpd 表示， Tpd延時反映了 CPLD器件可以實現(xiàn)的最高頻率，也 就清晰地表明了 CPLD器件的速度等級。 FPGA芯片的內(nèi)部結(jié)構(gòu) 目前主流的 FPGA仍是基于 查找表技術(shù) 的，已經(jīng)遠遠 超出了先前版本的基本性能，并且整合了常用功能（如 RAM、時鐘管理和 DSP）的硬核（ ASIC型）模塊。 Xilinx的 VirtexII內(nèi)部結(jié)構(gòu) 可編程輸入輸出單元（ IOB） 可編程輸入 /輸出單元簡稱 I/O單元，是芯片與外界電 路的接口部分，完成不同電氣特性下對輸入 /輸出信號的 驅(qū)動與匹配要求。通過軟件的靈活配置，可適配不同的電氣標(biāo) 準(zhǔn)與 I/O物理特性，可以調(diào)整驅(qū)動電流的大小，可以改變 上、下拉電阻。 典型的 IOB內(nèi)部結(jié)構(gòu)示意圖 可編程輸入輸出單元（ IOB） 外部輸入信號可以通過 IOB模塊的 存儲單元輸入 到 FPGA的內(nèi)部，也可以 直接輸入 FPGA 內(nèi)部。 為了便于管理和適應(yīng)多種電器標(biāo)準(zhǔn)， FPGA的 IOB被 劃分為若干個組（ bank），每個 bank的接口標(biāo)準(zhǔn)由其接口 電壓 VCCO決定，一 個 bank只能有一種 VCCO，但不同 bank的 VCCO可以不同。
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號-1