可編程邏輯器件基礎(chǔ)-文庫(kù)吧
2024-12-21 07:19 本頁(yè)面
【正文】 陣 列 或 陣 列 輸出電路 PROM 固 定 可 編 程 固 定 PLA 可 編 程 可 編 程 固 定 PAL 可 編 程 固 定 固 定 GAL 可 編 程 固 定 可 組 態(tài) ? 基本結(jié)構(gòu) ? 大部分 FPGA器件采用了可編程查找表結(jié)構(gòu)，這種結(jié)構(gòu)基于 SRAM查找表，采用 RAM“數(shù)據(jù)”查找的方式。一個(gè) N輸入查找表（ LUT）可以實(shí)現(xiàn) N個(gè)輸入變量的任何邏輯功能，如 N輸入“與”、 N輸入“異或”等。圖中所示為 4輸入 LUT。 PLD器件的基本結(jié)構(gòu) 查找表 LUT 輸入 1 輸入 2 輸入 4 輸入 3 輸出 ? 電路符號(hào) ? 在常用的 EDA軟件中，原理圖一般是用圖中所示的“常用符號(hào)”來(lái)描述表示的。 PLD器件的基本結(jié)構(gòu) ? 電路符號(hào) ? 接入 PLD內(nèi)部的與或陣列輸入緩沖器電路，一般采用互補(bǔ)結(jié)構(gòu)，可用圖 a來(lái)表示，它等效于 b的邏輯結(jié)構(gòu)。圖 c為 PLD中與陣列的簡(jiǎn)化圖形，圖 d為 PLD中或陣列的簡(jiǎn)化圖表示。 A A (b) PLD的互補(bǔ)輸入 PLD器件的基本結(jié)構(gòu) A A (a) PLD的互補(bǔ)緩沖器 (c) PLD中與陣列的表示 F＝ ABD ABCD (d) PLD中或陣列的表示 F＝ A＋ C ABCD ? PROM ? PROM即可編程只讀存儲(chǔ)器（ Programmable Read Only Memory）， ROM除了用作只讀存儲(chǔ)器外，還可作為 PLD使用。一個(gè) ROM器件主要由地址譯碼部分、 ROM單元陣列和輸出緩沖部分構(gòu)成。 PLD器件的基本結(jié)構(gòu) 地址 譯碼器 存儲(chǔ)單元 陣列 A0 A1 An1 … … … W0 W1 Wp1 F0 F1 Fm1 P=2n ? PROM ? 為了更清晰直觀法表示 PROM中固定的與陣列和可編程的或陣列， PROM可以表示為 PLD陣列圖，以 4 2 PROM為例，如圖所示。 PLD器件的基本結(jié)構(gòu) A1 與陣列 1AA0 0A1 A0 F0 F1 固定 或陣列 （可編程） ? PLA ? 可編程邏輯陣列 PLA對(duì) PROM進(jìn)行了改進(jìn)。 PROM的與陣列可編程，而或陣列不可編程； PLA則是與陣列和或陣列都可編程， PLA的陣列如圖所示。 PLD器件的基本結(jié)構(gòu) A1 陣列 1A0 0AA1 A0 F0 F1 （可編程） 或陣列 （可編程） ? PLA與 PROM的比較 ? 圖中是 6 3 PLA與 8 3 PROM的比較，兩者可以實(shí)現(xiàn)相同的邏輯功能， PLA只需要 6（ 2 3）條乘積項(xiàng)線，而不是 PROM的 8（ 23）條。節(jié)省了 2條。當(dāng) PLA的規(guī)模增大時(shí)，這個(gè)優(yōu)勢(shì)更加明顯。 PLD器件的基本結(jié)構(gòu) A1 A0 F1 F2 A2 F0 A1 A0 F1 F2 A2 F0 ? PAL ? PLA的利用率很高，但是軟件算法過(guò)于復(fù)雜，運(yùn)行速度下降。 PAL的結(jié)構(gòu)與 PLA相似，也包含與陣列、或陣列，但是或陣列是固定，只有與陣列可編程。 PAL的結(jié)構(gòu)和常用表示如圖所示。 PLD器件的基本結(jié)構(gòu) A1 A0 F0 F1 F0 F1 A1 A0 PAL的常用表示 PAL的結(jié)構(gòu) ? GAL ? 1985年， Lattice公司在PAL的基礎(chǔ)上設(shè)計(jì)出了通用陣列邏輯器件 GAL。 GAL采用了E2PROM工藝，具有電可擦除重復(fù)編程的特點(diǎn)，徹底解決了熔絲型可編程器件的一次可編程問(wèn)題。 PLD器件的基本結(jié)構(gòu) ? 高密度可編程邏輯器件（ HDPLD）主要包括 CPLD和 FPGA，它們的邏輯規(guī)模都比較大，能夠?qū)崿F(xiàn)一些復(fù)雜的數(shù)字系統(tǒng)功能。高密度可編程邏輯器件近年來(lái)發(fā)展很快，目前已有集成度高達(dá) 300萬(wàn)門(mén)以上、系統(tǒng)頻率為 200MHz以上的 HDPLD供用戶(hù)使用。 ? CPLD是由 GAL發(fā)展起來(lái)的，其主體仍是與 — 或陣列，并以可編程邏輯宏單元為基礎(chǔ)，可編程連線集中在一個(gè)全局布線區(qū)； FPGA是以基本門(mén)單元為基礎(chǔ)，構(gòu)成門(mén)單元陣列，可編程的連線分布在門(mén)單元與門(mén)單元之間的布線區(qū)。下面分別介紹當(dāng)前主流 CPLD/ FPGA器件的結(jié)構(gòu)與特點(diǎn)。 CPLD/FPGA的結(jié)構(gòu)特點(diǎn) ? Lattice公司的 CPLD/FPGA Lattice是最早推出 PLD的公司，其推出的 CPLD產(chǎn)品主要有 ispLSI、 ispMACH等系列。 20世紀(jì) 90年代以來(lái)， Lattice首先發(fā)明了 ISP（ InSystem Programmability）下載方式，并將E2CMOS與 ISP相結(jié)合，使 CPLD的應(yīng)用領(lǐng)域有了巨大的擴(kuò)展。 ? ispLSI器件系列 ? ispMACH4000系列 ? Lattice EC ECP系列 CPLD/FPGA的結(jié)構(gòu)特點(diǎn) ? Lattice公司的 CP
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1