【正文】 板（Plasma Display Panel,PDP）具有易于實(shí)現(xiàn)大屏幕，厚度薄，重量輕，具有高速響應(yīng)特性，視角寬可達(dá)160度，伏安特性非線性強(qiáng)，有很陡的閥值特性，具有存儲(chǔ)功能，無圖像畸變，不受磁場(chǎng)干擾，工作于全數(shù)字化模式，可實(shí)現(xiàn)全彩顯示和長(zhǎng)壽命等優(yōu)點(diǎn)。投影顯示是指由平面圖像信息控制光源，利用光學(xué)系統(tǒng)和投影空間把圖像放大并顯示在屏幕上的方法或裝置。它是由光學(xué)成像系統(tǒng)最終來完成圖像的顯示。CRT(Cathode Ray Tube)是陰極射線管，主要是由電子槍、偏轉(zhuǎn)線圈及管屏組成。由于使用內(nèi)光源，屬于主動(dòng)式投影方式。發(fā)光二極管簡(jiǎn)稱為L(zhǎng)ED，它是半導(dǎo)體二極管的一種，可以把電能轉(zhuǎn)化成光能，當(dāng)電子與空穴復(fù)合時(shí)能輻射出可見光，因而可以用來制成發(fā)光二極管，在電路及儀器中作為指示燈，或者組成文字或數(shù)字顯示。有機(jī)電致發(fā)光顯示就來源于電致發(fā)光(EL)，電致發(fā)光是一種將電能直接轉(zhuǎn)化為光輻射的物理現(xiàn)象，有機(jī)EL是在發(fā)光層上使用有機(jī)化合物的發(fā)光型顯示器件,由于采用電流注入型的工作機(jī)制，故屬于發(fā)光二極管類。如染料及顏料為發(fā)光材料的小分子組件(moleculebased device)系統(tǒng)，即OELD，它具有先進(jìn)的生產(chǎn)工藝、主動(dòng)發(fā)光、低電壓驅(qū)動(dòng)、高亮度、全色彩、厚度小、可大面積顯示、發(fā)光效率高、響應(yīng)速度可達(dá)到LCD的1000倍以上等優(yōu)點(diǎn)，是21世紀(jì)很有前途的顯示器。 顯示標(biāo)準(zhǔn)的發(fā)展在計(jì)算機(jī)顯示系統(tǒng)的發(fā)展歷程中，業(yè)界制定了多種顯示標(biāo)準(zhǔn)，從最初的MDA經(jīng)歷了CGA，EGA，VGA，XGA，SVGA等發(fā)展過程。顯示器的標(biāo)準(zhǔn)主要反映在它們的接口，顯示功能和行，場(chǎng)工作頻率上。它只支持字符顯示功能，無圖形和彩色顯示能力，也無灰度等級(jí)。MDA顯示標(biāo)準(zhǔn)的字符顯示規(guī)格為80列25行，分辨率為720350。其信號(hào)接口采用9針D形接口。它的最高分辨率為640200，但此方式只能顯示單一顏色。場(chǎng)頻為60Hz，它規(guī)定了兩種接口形式，一種是9針D形接口，管腳與MDA的接口排列相同。：EGA是當(dāng)時(shí)的一種增補(bǔ)型圖形適配器?？梢栽O(shè)置成單顯方式。：VGA彩色顯示標(biāo)準(zhǔn)是IBM在1987年隨PS/2機(jī)一起推出的一種視頻傳輸標(biāo)準(zhǔn)。以上MDA，CGA，EGA三種標(biāo)準(zhǔn)都是以TTL數(shù)字信號(hào)輸出。它的最高分辨率為640480，場(chǎng)頻為6070Hz。：XGA標(biāo)準(zhǔn)它是一種擴(kuò)展圖形陣列適配器，它的最高分辨率為1024768，但與8514標(biāo)準(zhǔn)相比有著更好的圖形顯示能力，因?yàn)樗捎昧酥鹦袙呙璺绞剑男蓄l為48KHz，場(chǎng)頻為60Hz。接口為15針D形標(biāo)準(zhǔn)接口。同以上幾個(gè)標(biāo)準(zhǔn)相比SVGA一般都有多個(gè)掃描頻率，如：640480，800600，1024768，12801024，16001200等。由前面的顯示標(biāo)準(zhǔn)可知，它是IBM公司在1987年隨著IBM PC機(jī)一起推出的一種視頻傳輸標(biāo)準(zhǔn)，具有很多優(yōu)點(diǎn)，在單色、彩色圖像顯示領(lǐng)域得到了廣泛的應(yīng)用。該技術(shù)標(biāo)準(zhǔn)支持在640480的較高分辨率下同時(shí)顯示16種彩色或256種灰度，而在320x240分辨率下可以同時(shí)顯示256種顏色。它的主要顯示模式有：640480，256顏色；800600，16顏色；1024768，16顏色等。VGA標(biāo)準(zhǔn)對(duì)于現(xiàn)今的個(gè)人電腦市場(chǎng)已經(jīng)十分過時(shí)。顯卡所處理的信息最終都要輸出到顯示器上，顯卡的輸出接口就是電腦與顯示器之間的橋梁，它負(fù)責(zé)向顯示器輸出相應(yīng)的圖像信號(hào)。VGA接口就是顯卡上輸出模擬信號(hào)的接口，這就是VGA接口產(chǎn)生的原因。雖然液晶顯示器可以直接接收數(shù)字信號(hào)，但很多低端產(chǎn)品為了與VGA接口顯卡相匹配，因而采用VGA接口。它的具體分布和實(shí)物圖如圖11所示，其管腳功能分配則如表11所示。有些不帶VGA接口而帶有DVI(Digital Visual Interface數(shù)字視頻接口）接口的顯卡，也可以通過一個(gè)簡(jiǎn)單的轉(zhuǎn)接頭將DVI接口轉(zhuǎn)成VGA接口，專業(yè)的顯示設(shè)備除了有 D15 接口外，還有 rgbhv 的 BNC 接口。 論文研究?jī)?nèi)容本論文研究的內(nèi)容就是利用EDA技術(shù)和FPGA相結(jié)合這種先進(jìn)的電子設(shè)計(jì)方法，靈活并且快捷地來實(shí)現(xiàn)基于FPGA的VGA顯示控制器的設(shè)計(jì)。本論文對(duì)完成該控制器設(shè)計(jì)的具體過程如下：首先，通過閱讀已學(xué)過的電子設(shè)計(jì)相關(guān)書籍、在圖書館查閱相關(guān)資料以及網(wǎng)絡(luò)搜索等途徑，較詳細(xì)地了解了EDA設(shè)計(jì)、CPLD/FPGA結(jié)構(gòu)、各種顯示器的顯示原理以及基于這些顯示器的顯示標(biāo)準(zhǔn)等基礎(chǔ)知識(shí)，另外，還有VGA接口、VGA時(shí)序控制、顏色模型、分屏顯示技術(shù)、矩陣切換技術(shù)等與該控制器設(shè)計(jì)相關(guān)的理論和工具。在此基礎(chǔ)上，整合了這些設(shè)計(jì)，同時(shí)，通過引入了分屏顯示技術(shù)和矩陣切換技術(shù)，提出了一個(gè)基于VHDL的自頂向下模塊化設(shè)計(jì)實(shí)現(xiàn)方案，利用VHDL（硬件描述語言）來描述各個(gè)模塊的功能，并在Quartus II 。分別對(duì)整體設(shè)計(jì)進(jìn)行綜合、仿真分析并且下載到EDA實(shí)驗(yàn)調(diào)試平臺(tái)（內(nèi)含Cyclone系列FPGA芯片EP1C12Q240C8N）上進(jìn)行硬件調(diào)試，來驗(yàn)證設(shè)計(jì)功能的控制情況，并給出了相應(yīng)調(diào)試結(jié)果的效果圖。第2章 VGA顯示控制的相關(guān)理論本章主要介紹了一些有關(guān)顯示控制的相關(guān)理論，如VGA的控制顯示方式、顏色模型、分屏技術(shù)以及矩陣切換技術(shù)等顯示控制技術(shù)。 VGA顯示控制 VGA顯示控制方式常見的顯示屏有LCD、CRT、等離子、LED等，雖然它們的工作原理和顯示方式是不同的，但它們的控制信號(hào)和控制方式是相同的。下面就僅基于CRT顯示器來詳述VGA的顯示控制過程。電子束不斷地從左到右掃描顯示屏，與此同時(shí)，它的亮度調(diào)制在熒光屏上產(chǎn)生了顯示圖案，這個(gè)過程稱為顯示刷新或屏幕刷新。在完成全部水平方向的掃描之后，電子束將在屏幕的右下角結(jié)束。為了使顯示區(qū)工作在線性掃描的范圍內(nèi)，無論是水平方向還是垂直方向，都有一定的“過量掃描(overscan)”。只有在掃描過程的允許期內(nèi)，電子束才打開，因而屏幕上才會(huì)出現(xiàn)相應(yīng)的圖畫。圖21 VGA顯示原理及掃描過程所以，CRT顯示器要正確顯示圖像, 就需要RGB(3 基色信號(hào)) ,HS(行同步信號(hào)) ,VS(場(chǎng)同步信號(hào))這5個(gè)信號(hào)來共同驅(qū)動(dòng)。圖22 HS掃描時(shí)序圖圖23 VS掃描時(shí)序圖VGA 顯示要嚴(yán)格遵循“VGA工業(yè)標(biāo)準(zhǔn)”, 即640 Hz 480 Hz 60Hz 模式。VGA的HS行掃描時(shí)序要求如表21所示；VS場(chǎng)掃描時(shí)序要求如表22所示。依據(jù)VGA 時(shí)序標(biāo)準(zhǔn),行同步信號(hào)HS，行周期為31. 78μs，每顯示行包括800 點(diǎn)，其中640 點(diǎn)為有效顯示區(qū)，160 點(diǎn)為行消隱區(qū),每行有一個(gè)脈沖，該脈沖的低電平寬度為3. 81μs (96 個(gè)脈沖)；場(chǎng)同步信號(hào)VS ， ，每場(chǎng)有525行，其中480 行為有效顯示行，45 行為場(chǎng)消隱區(qū),每場(chǎng)有一個(gè)脈沖，該脈沖的低電平寬度為63μs (2行) 。把這個(gè)波長(zhǎng)范圍內(nèi)的電磁波叫可見光。 RGB顏色模型在傳送和重現(xiàn)顏色時(shí)，只要求重現(xiàn)原景物的彩色感，并不一定要求恢復(fù)原來的光譜。大量實(shí)驗(yàn)證明，大自然中幾乎所有顏色都可以由三種基色按不同比例混合而得到，即： （2—1）式21中，a,b,r=0，a,b,r是紅、綠、藍(lán)三色的混合比例，稱為三色系數(shù)。該原理的主要內(nèi)容是:適當(dāng)選擇三種基色， ，混出的彩色光的色調(diào)由三基色的比例關(guān)系決定，其亮度由三基色光的亮度之和決定。選擇三種基色的方法要盡可能簡(jiǎn)單，由它們配出的彩色域要盡可能大。為了標(biāo)準(zhǔn)化，CIE組織在1931年給這三種基色規(guī)定了以下特定的波長(zhǎng)值，紅為700nm。這樣為了標(biāo)準(zhǔn)化而規(guī)定三種特定顏色的波長(zhǎng)并不意味著這三種固定的單一波長(zhǎng)的紅、綠、藍(lán)三基色能產(chǎn)生所有的顏色。在RGB色彩模型中，以紅色(R)、綠色(G)、藍(lán)色(B)作為基色，其他的顏色都是由這三種基色混合而成的。在立方體的原點(diǎn)處，紅、綠、藍(lán)均為0，表示黑色。對(duì)角線的終點(diǎn)處，紅、綠、藍(lán)三者均達(dá)到最大，表示白色。在顯示屏的顯示應(yīng)用中，為了能顯示出彩色，可以通過各種色彩模型來實(shí)現(xiàn)，而使用的最多的色彩模型就是RGB色彩模型。顯示適配器中同樣使用RGB色彩模型來描述顏色，以保持與顯示器的一致。在本設(shè)計(jì)中，為了調(diào)試方便，并沒有拓寬每種顏色的位寬，僅使用了每種顏色1位共3位8種顏色輸出，對(duì)應(yīng)RGB顏色模型的顏色編碼如表23所示。具體如下：1. CMY顏色模型CMY顏色模型是以紅、綠、藍(lán)三色的補(bǔ)色青（Cyan）、品紅（Magenta）、黃（Yellow）為原色構(gòu)成的顏色模型。CMY顏色模型對(duì)應(yīng)的直角坐標(biāo)系的子空間與RGB顏色模型對(duì)應(yīng)的子空間幾乎完全相同。色度H由繞V軸的旋轉(zhuǎn)角給定。在圓錐的頂點(diǎn)處，V=0，H和S無定義，代表黑色。HSV顏色模型具有以下的優(yōu)點(diǎn)：符合人眼對(duì)顏色的感覺。也就是說，HSV顏色模型中的三個(gè)坐標(biāo)是獨(dú)立的。（國(guó)際照明委員會(huì)）顏色模型CIE顏色模型包括一系列顏色模型，這些顏色模型是由國(guó)際照明委員會(huì)提出的，是基于人的眼睛對(duì)RGB的反應(yīng)，被用于精確表示對(duì)色彩的接收。它能夠在任何類型的設(shè)備上產(chǎn)生真實(shí)的顏色，例如：掃描儀、監(jiān)視器和打印機(jī)。CIE的模型包括：CIE XYZ，CIE L*a*b*和 CIE YUV等，此處從略，具體請(qǐng)參閱圖像處理相關(guān)書籍。可以在不同的界面上顯示不同的畫面。但是一臺(tái)顯示器其顯示的區(qū)域往往有限，如果需要顯示多區(qū)域或顯示大的區(qū)域，要么是用多臺(tái)計(jì)算機(jī)來顯示，要么用一臺(tái)計(jì)算機(jī)驅(qū)動(dòng)多個(gè)顯示器。 采用分屏顯示技術(shù)，也可以在一臺(tái)計(jì)算機(jī)主機(jī)上同時(shí)顯示多幅畫面，不同的界面顯示不同的畫面。本設(shè)計(jì)就是實(shí)現(xiàn)的這個(gè)功能。第二種方式，利用繼電器也可完成選擇，利用電平控制繼電器的通斷，可完成輸出線與輸入信號(hào)之間的斷開與聯(lián)接，也可完成信號(hào)的選擇，第三種方式是根據(jù)電路原理，利用芯片內(nèi)部電路的導(dǎo)通與關(guān)閉進(jìn)行接通與關(guān)斷，并可通過電平進(jìn)行控制完成信號(hào)的選擇。矩陣切換器，也有類型之分，按信號(hào)源可以分為：VGA、 AV、 DVI、RGB、HDMI矩陣切換器。因此，矩陣切換器是一類切換多路信號(hào)的輸出的設(shè)備。本設(shè)計(jì)實(shí)現(xiàn)的是對(duì)多路VGA信號(hào)的選擇切換。但它們之間所花費(fèi)的人力和物力則可能出現(xiàn)很大的差別，下面就通過與傳統(tǒng)電子設(shè)計(jì)方法作比較，來列出基于VHDL的自頂向下設(shè)計(jì)方法的優(yōu)點(diǎn)和過程： 傳統(tǒng)自底向上設(shè)計(jì)方法與自頂向下設(shè)計(jì)方法比較傳統(tǒng)的電子設(shè)計(jì)技術(shù)通常是自底向上的，即首先確定構(gòu)成系統(tǒng)的最底層的電路模塊或元件的結(jié)構(gòu)和功能，然后根據(jù)主系統(tǒng)的功能要求，將它們組合成更大的功能塊，使它們的結(jié)構(gòu)和功能滿足高層系統(tǒng)的要求。其特點(diǎn)是必須首先關(guān)注并致力于解決系統(tǒng)最底層硬件的可獲得性，以及它們的功能特性方面的諸多細(xì)節(jié)問題；在整個(gè)逐級(jí)設(shè)計(jì)和測(cè)試過程中，始終必須顧及具體的技術(shù)細(xì)節(jié)。如應(yīng)用VHDL進(jìn)行自頂向下的設(shè)計(jì)，就是使用VHDL模型在所有綜合級(jí)別上對(duì)硬件設(shè)計(jì)進(jìn)行說明、建模和仿真測(cè)試、主系統(tǒng)及子系統(tǒng)最初的功能要求在VHDL里體現(xiàn)為可以被VHDL仿真程序驗(yàn)證的可執(zhí)行程序。自頂向下的設(shè)計(jì)方法使系統(tǒng)被分解成眾多模塊的集合，可以對(duì)設(shè)計(jì)的每個(gè)獨(dú)立模塊指派不同的工作小組。自頂向下的設(shè)計(jì)方法有如下優(yōu)點(diǎn)：，在設(shè)計(jì)的最初階段，設(shè)計(jì)師可不受電路結(jié)構(gòu)的約束，致力于系統(tǒng)的設(shè)計(jì)，避免了傳統(tǒng)設(shè)計(jì)方法帶來的重新再設(shè)計(jì)風(fēng)險(xiǎn)，大大縮短了設(shè)計(jì)周期。目前的電子產(chǎn)品正向模塊化發(fā)展，所謂模塊化就是對(duì)以往的設(shè)計(jì)成果進(jìn)行修改、組合和再利用，產(chǎn)生全新的或派生設(shè)計(jì)，而自頂向下的設(shè)計(jì)方法與系統(tǒng)結(jié)構(gòu)無關(guān)，設(shè)計(jì)可以存檔，以便將來再利用。運(yùn)用簡(jiǎn)單的語言描述即可完成復(fù)雜的功能，而不需手工繪圖。圖24 基于VHDL的自頂向下設(shè)計(jì)流程框圖基于VHDL的自頂向下設(shè)計(jì)流程分為如下幾個(gè)階段：，即用自然語言表達(dá)系統(tǒng)項(xiàng)目的功能特點(diǎn)和技術(shù)參數(shù)等；，這一步是將設(shè)計(jì)說明書轉(zhuǎn)化為VHDL行為模型。 QuartusII軟件簡(jiǎn)介Quartus II 是Altera 提供的FPGA / CPLD開發(fā)集成環(huán)境，Altera 是世界上最大的可編程邏輯器件供應(yīng)商之一。在Quartus II上可以完成從設(shè)計(jì)輸入、編譯綜合、仿真、適配下載、在線硬件調(diào)試等整個(gè)設(shè)計(jì)的流程，它提供了一種與結(jié)構(gòu)無關(guān)的設(shè)計(jì)環(huán)境，使設(shè)計(jì)者能方便地進(jìn)行設(shè)計(jì)輸入、快速處理和器件編程。Quartus II設(shè)計(jì)工具完全支持VHDL、Verilog的設(shè)計(jì)流程，其內(nèi)部嵌有VHDL、Verilog邏輯綜合器。同樣，Quartus II 具備仿真功能，同時(shí)也支持第三方的仿真工具，如：ModelSim。 Quartus II 包括模塊化的編譯器。 Synthesis）、適配器（Fitter）、裝配器（Assembler）、時(shí)序分析器（Timing Analyzer）、設(shè)計(jì)輔助模塊（Design Assistant）、EDA網(wǎng)表文件生成器（EDA Netlist Writer）、編輯數(shù)據(jù)接口 (Compiler Database Interface )等。還可以通過選擇 Compilation Tool (Tools 菜單)，在Compiler Tool 窗口中運(yùn)行該模塊來啟動(dòng)編譯器模塊。此外，Quartus II 還包含了許多十分有用的LPM （Library of Parameterized Modules）模塊，它們是復(fù)雜或高級(jí)系統(tǒng)構(gòu)建的重要組成部分，也可以再 Quartus II 中與普通設(shè)計(jì)文件一起使用。在許多實(shí)用情況中，必須使用宏功能模塊才可以使用一些Altera 特定器件的硬件功能。Quartus II編譯器支持的硬件描述語言有VHDL（支持VHDL’87 及 VHDL’97標(biāo)準(zhǔn)）、Verilog HDL及 AHDL (Altera HDL) ，AHDL是Altera 公司自己設(shè)計(jì)、制定的硬件描述語言，是一種以結(jié)構(gòu)描述方式為主的硬件描述語言，只有企業(yè)標(biāo)準(zhǔn)。在設(shè)計(jì)輸入之后，Quartus II的編譯器將給出設(shè)計(jì)輸入的錯(cuò)誤報(bào)告。對(duì)于使用HDL的設(shè)計(jì)，可以使用Quartus II帶有的RTL Viewer觀察綜合后的RTL圖。在仿真前，需要利用波形編輯器編輯一個(gè)波形激勵(lì)文件。特別的就是該軟件還提供IP核，IP核就知識(shí)產(chǎn)權(quán)核或知識(shí)產(chǎn)權(quán)模塊的意思。IP分為軟IP、固IP、硬IP。固IP是完成了綜合的功能塊。硬IP則為完成了掩模的可供用戶調(diào)用的功能模塊。 誕生于1982年。