【正文】 。6單極型集成電路（MOS集成電路）由MOS場(chǎng)效應(yīng)管構(gòu)成的集成電路，其導(dǎo)電載流子僅有電子（或空穴）一種。數(shù)字量指以某一最小單元作不連續(xù)變化的量。模擬量指能夠連續(xù)變化的量。單位；元器件個(gè)數(shù)/平方毫米。單位；元器件個(gè)數(shù)/單芯片。 課程參考書(shū)目及要求： 對(duì)雙極型部分： 1 器件原理部分： 書(shū)目：《半導(dǎo)體物理》已開(kāi)過(guò)課程； 《晶體管原理》與本課程同期開(kāi)課； 《半導(dǎo)體器件物理》同名書(shū)目。 2 工藝原理部分： 書(shū)目： 《半導(dǎo)體器件工藝原理》77年統(tǒng)編教材； 《超大規(guī)模集成電路技術(shù)基礎(chǔ)》99年由電子工業(yè)出版社出版； 《集成電路制造技術(shù)》與本課程同期開(kāi)課。 3 電路及集成電路構(gòu)成基礎(chǔ)知識(shí)部分： 書(shū)目：《電子技術(shù)基礎(chǔ)》已開(kāi)過(guò)課程； 《數(shù)字集成電路》已開(kāi)過(guò)課程； 《模擬集成電路》已開(kāi)過(guò)課程。 MOS集成電路部分：書(shū)目： 〈晶體管原理〉第八章 場(chǎng)效應(yīng)晶體管；〈單極型晶體管〉。 第一篇 雙極型邏輯集成電路 《26學(xué)時(shí)》 第一章 集成電路的寄生效應(yīng) (6學(xué)時(shí)) 167。其中最重要的是典型的pn結(jié)隔離的工藝內(nèi)容，這仍然是雙極型邏輯集成電路制造中最最常用的隔離工藝，因?yàn)樵摴に嚺c常規(guī)平面制造工藝相容性最好。強(qiáng)調(diào)了常規(guī)pn結(jié)隔離是如何從工藝上實(shí)現(xiàn)的，即隔離擴(kuò)散的各擴(kuò)散區(qū)均必須擴(kuò)穿外延層而與p襯底連通（或稱(chēng)各隔離墻均有效）；強(qiáng)調(diào)了常規(guī)pn結(jié)隔離集成電路在使用時(shí)是如何給予電性保證的，即p襯底連接電路最低電位（保證隔離pn結(jié)二極管處于反向偏置）。 基本概念： 1 pn結(jié)隔離利用反向pn結(jié)的大電阻特性實(shí)現(xiàn)集成電路中各元器件間電性隔離方法。 3 混合隔離在實(shí)現(xiàn)集成電路中各元器件間電性隔離時(shí)，既使用了反向pn結(jié)的大電阻特性又使用了絕緣介質(zhì)電性絕緣性質(zhì)的方法。了解三種隔離方法各自的隔離特點(diǎn)和隔離性能對(duì)比，特別是隔離結(jié)構(gòu)帶來(lái)的有源寄生和無(wú)源寄生性能的對(duì)比。 167。這些寄生均分為有源寄生效應(yīng)和無(wú)源寄生效應(yīng)，有源寄生效應(yīng)影響集成電路的直流特性和瞬態(tài)特性，是極其有害的；而無(wú)源寄生僅影響電路的瞬態(tài)特性。介紹了如何從工藝上采取措施消除這種有源寄生的影響，所采取的工藝措施是在npn管集電區(qū)摻金（相當(dāng)于在pnp管基區(qū)摻金）和在npn管集電區(qū)設(shè)置高濃度n型埋層（影響pnp管基區(qū)性質(zhì)），它們的作用原理是：摻金的作用，使pnp管基區(qū)中高復(fù)合中心數(shù)增加，少數(shù)載流子在基區(qū)復(fù)合加劇，由于非平衡少數(shù)載流子不可能到達(dá)集電區(qū)從而使pnp管電流放大系數(shù)大大降低。 課程難點(diǎn)：；有源寄生晶體管均將參與電路工作。因此，需盡可能采取各種工藝措施來(lái)消除這種有源寄生的影響。 2埋層的下反擴(kuò)散在工藝制造過(guò)程中的各高溫條件下，在濃度梯度的作用下，高濃度的n型埋層向低濃度的p型襯底的擴(kuò)散。 4典型集成晶體管的四層三結(jié)結(jié)構(gòu)指npn管的高濃度n型擴(kuò)散發(fā)射區(qū)npn管的p型擴(kuò)散基區(qū)n型外延層（npn管的集電區(qū)）p型襯底四層，以及四層之間的三個(gè)pn結(jié)這樣的工藝結(jié)構(gòu)。 6無(wú)源寄生存在寄生元件的現(xiàn)象，可為寄生電容，也可為寄生電阻。當(dāng)工藝條件或電性條件滿足時(shí)，有源寄生可以轉(zhuǎn)變?yōu)闊o(wú)源寄生。掌握在集成電路制造和使用中，如何去除集成元器件結(jié)構(gòu)帶入的有源寄生效應(yīng)，使有源寄生變?yōu)闊o(wú)源寄生。 167。由單結(jié)模型擴(kuò)展到雙結(jié)晶體管EM模型,從兩種結(jié)構(gòu)進(jìn)行了分析，一種是當(dāng)基區(qū)足夠?qū)挄r(shí)，表現(xiàn)為兩個(gè)互不干擾的pn結(jié)二極管結(jié)構(gòu) ，這時(shí)可用單結(jié)模型分析兩結(jié)各自的伏安特性；另一種是當(dāng)基區(qū)足夠薄時(shí)，這時(shí)必須考慮兩結(jié)的互作用，伏安特性分析可知，兩結(jié)的結(jié)電流中除了各自的注入電流外還與相鄰結(jié)注入電流被本結(jié)吸收的部分有關(guān)系，雙結(jié)晶體管EM模型是以后一種情況為依據(jù)建立的。其中，重點(diǎn)是四層三結(jié)結(jié)構(gòu)的EM模型。因?yàn)椴幌Ｍ纳绊懠呻娐返闹绷魈匦裕瑒t根據(jù)上節(jié)的結(jié)論討論了如何消除這種有源寄生的影響，建立了摻金電路的瞬態(tài)模型，該電路模型采取了如下措施：npn管集電區(qū)摻金；npn管集電區(qū)設(shè)置高濃度n型埋層；p型襯底的電極S極接電路最低電位，因此，該電路模型消除了有源寄生，去除了部分無(wú)源寄生。在應(yīng)用其直流特性時(shí)，怎樣可消除有源寄生的影響；而采用摻金工藝又如何可以簡(jiǎn)化瞬態(tài)模型。2 αF晶體管正向運(yùn)用時(shí)共基極短路電流增益。4 傳輸型EM模型電路的端電流是以晶體管的少數(shù)載流子正向傳輸電流及晶體管的少數(shù)載流子反向傳輸電流表述的。6 端電流在EM模型中的外端口流過(guò)的電流，是相關(guān)結(jié)電流的綜合，也具有方向性。熟悉四層三結(jié)結(jié)構(gòu)的直流EM模型以及如何消除該模型中有源寄生的方法；了解四層三結(jié)結(jié)構(gòu)的瞬態(tài)EM模型，知道模型中影響瞬態(tài)特性的因素和集成電路制造中可能引入的影響瞬態(tài)特性的因素。 167。本節(jié)重點(diǎn)介紹了npn管集電結(jié)可能正向偏置的兩種情況，即npn管處于反向工作狀態(tài)或飽和工作狀態(tài)。因此，著重討論了工作于上述兩種工作狀態(tài)下的npn管的電性能受到的有源寄生的所有影響。當(dāng)npn管處于飽和工作狀態(tài)時(shí)，通過(guò)電路分析和EM方程分析可知：此時(shí)寄生pnp管正向有源放大，使得npn晶體管的飽和壓降VCES下降，這是npn管處于飽和工作狀態(tài)時(shí)寄生pnp管對(duì)npn管性能進(jìn)而對(duì)集成電路性能造成的影響。當(dāng)npn管工作于正向放大態(tài)或截止態(tài)時(shí)，使得寄生pnp管的發(fā)射結(jié)（npn管的集電結(jié)）反向偏置，而電路應(yīng)用時(shí)其集電結(jié)（襯底結(jié)）必然反偏，這使寄生管失去電性放大作用而體現(xiàn)為無(wú)源寄生；當(dāng)npn管反向有源或飽和工作時(shí)，寄生pnp管的發(fā)射結(jié)（npn管的集電結(jié)）正向偏置，而其集電結(jié)必然反偏，寄生pnp管為正向有源放大，它將參與npn管的電性工作。對(duì)綜合分析帶有有源寄生管的npn管電性能，進(jìn)而分析集成電路的電性能也是重要的。了解上述兩種狀態(tài)下npn管的受寄生管影響的模型及其EM方程；清楚在npn管處于反向有源或飽和工作狀態(tài)時(shí)，寄生pnp管會(huì)對(duì)npn管電性能進(jìn)而對(duì)集成電路電性能帶來(lái)怎樣的影響；知道如何去除和減輕上述兩狀態(tài)下的寄生pnp管的有源寄生影響。 167。pn結(jié)電容的大小與結(jié)的結(jié)構(gòu)和所處的狀態(tài)有關(guān)，即與pn結(jié)上所加的偏壓有關(guān)；與pn結(jié)的面積有關(guān)；且與pn結(jié)面是側(cè)面還是底面有關(guān)。 課程難點(diǎn)：分清各種偏壓下的pn結(jié)的狀態(tài)，應(yīng)用合適的pn結(jié)電容公式。 基本要求：掌握各種偏壓下的pn結(jié)電容求取公式，能夠分析在某個(gè)電性過(guò)程中，pn結(jié)上的偏壓狀態(tài)如何，是固定的還是變化的，是零偏、正偏、反偏還是三種狀態(tài)都發(fā)生了。 第一章：集成電路的寄生效應(yīng)（含序言）作業(yè) 補(bǔ)充思考題5題+課本習(xí)題5題 第二章： TTL 集成電路 （12學(xué)時(shí)） 167。尤其要注意，DTL邏輯電路和TTL邏輯電路性能上的區(qū)別，以及TTL邏輯電路性能參數(shù)上的優(yōu)越性。基本概念：1 或門(mén)完成邏輯和的電路門(mén)。2 與門(mén)完成邏輯乘的電路門(mén)。3 非門(mén)完成邏輯否定的電路門(mén)。4 DCTL電路直接偶合晶體管邏輯電路。Resistances Transistors Logic (Circuit).6 RCTL電路阻容晶體管邏輯電路。Diodes Transistors Logic(Circuit).8 TTL電路晶體管晶體管邏輯電路。知道DTL電路和TTL電路完成的功能，它們各自的電性能及它們之間性能的不同。 167。更復(fù)雜的與非門(mén)及更復(fù)雜的若干其它功能的門(mén)電路均由簡(jiǎn)易TTL與非門(mén)擴(kuò)展而形成，它們的功能也可由簡(jiǎn)易TTL與非門(mén)功能說(shuō)明或者由簡(jiǎn)易TTL與非門(mén)功能擴(kuò)展來(lái)說(shuō)明。在本節(jié)中，同時(shí)要兼顧電路的瞬態(tài)特性。 在本節(jié)中，還討論了簡(jiǎn)易TTL與非門(mén)存在的抗干擾能力不強(qiáng)；帶負(fù)載能力很弱和工作速度不高三個(gè)缺點(diǎn)，同時(shí)介紹了為改進(jìn)簡(jiǎn)易TTL與非門(mén)性能而引入的四管單元TTL與非門(mén)；而四管單元TTL與非門(mén)改善了簡(jiǎn)易TTL與非門(mén)性能但靜態(tài)功耗過(guò)大，為改善了簡(jiǎn)易TTL與非門(mén)性能又要消除四管單元TTL與非門(mén)的不足，引入了五管單元TTL與非門(mén)電路；因?yàn)殡娐方Y(jié)構(gòu)上的原因（輸出管均帶有基極泄流電阻R3），四管單元TTL與非門(mén)和五管單元TTL與非門(mén)仍存在問(wèn)題，本節(jié)又設(shè)想了改進(jìn)方案。簡(jiǎn)易TTL與非門(mén)存在問(wèn)題的分析討論，引入了四管單元TTL與非門(mén)電路對(duì)簡(jiǎn)易TTL與非門(mén)性能的改進(jìn)分析討論以及四管單元TTL與非門(mén)仍存在問(wèn)題的分析，引入了五管單元TTL與非門(mén)電路對(duì)簡(jiǎn)易TTL與非門(mén)和四管單元TTL與非門(mén)性能的改進(jìn)分析討論以及四管單元TTL與非門(mén)和五管單元TTL與非門(mén)電路仍存在問(wèn)題的分析，對(duì)電路性能改進(jìn)的設(shè)想。 2電路的開(kāi)態(tài)指電路的輸出管處于飽和工作狀態(tài)時(shí)的電路狀態(tài)，此時(shí)在輸出端可得到 VO=VOL，電路輸出低電平。 4 輸出高電平VOH與非門(mén)電路輸入端中至少一個(gè)接低電平時(shí)的輸出電平。 6 開(kāi)門(mén)電平VIHmin為保證輸出為額定低電平時(shí)的最小輸入高電平(VON)。 8 邏輯擺幅VL輸出電平的最大變化區(qū)間，VL=VOHVOL。 10 低電平噪聲容限VNML輸入低電平時(shí)，所容許的最大噪聲電壓。 11高電平噪聲容限VNMH輸入高電平時(shí)，所容許的最大噪聲電壓。 12 電路的帶負(fù)載能力（電路的扇出系數(shù)）指在保證電路的正常邏輯功能時(shí)，該電路最多可驅(qū)動(dòng)的同類(lèi)門(mén)個(gè)數(shù)。 13 輸入短路電流IIL指電路被測(cè)輸入端接地，而其它輸入端開(kāi)路時(shí)，流過(guò)接地輸入端的電流。 15 靜態(tài)功耗指某穩(wěn)定狀態(tài)下消耗的功率，是電源電壓與電源電流之乘積。 16 瞬態(tài)延遲時(shí)間td從輸入電壓Vi上跳到輸出電壓Vo開(kāi)始下降的時(shí)間間隔。 17瞬態(tài)下降時(shí)間tf輸出電壓Vo從高電平VOH下降到低電平VOL的時(shí)間間隔。 18 瞬態(tài)存儲(chǔ)時(shí)間ts從輸入電壓Vi下跳到輸出電壓Vo開(kāi)始上升的時(shí)間間隔。 19 瞬態(tài)上升時(shí)間tr輸出電壓Vo從低電平VOL上升到高電平VOH的時(shí)間間隔。 20瞬態(tài)導(dǎo)通延遲時(shí)間tPHL（實(shí)用電路）從輸入電壓上升沿中點(diǎn)到輸出電壓下降沿中點(diǎn)所需要的時(shí)間。 22 平均傳輸延遲時(shí)間tpd為瞬態(tài)導(dǎo)通延遲時(shí)間tPHL和瞬態(tài)截止延遲時(shí)間tPLH的平均值，是討論電路瞬態(tài)的實(shí)用參數(shù)。能獨(dú)自進(jìn)行簡(jiǎn)易TTL與非門(mén)電路的關(guān)態(tài)分析和開(kāi)態(tài)分析；熟悉簡(jiǎn)易TTL與非門(mén)電路的電壓傳輸特性及特性曲線，了解曲線對(duì)應(yīng)各部分的工作條件及與電路性能的關(guān)系；；了解電路的主要瞬態(tài)參數(shù)及參數(shù)的定義區(qū)間。了解四管單元TTL與非門(mén)和五管單元TTL與非門(mén)仍存在的問(wèn)題及與存在的問(wèn)題相對(duì)應(yīng)的電路結(jié)構(gòu)的缺陷，設(shè)想改進(jìn)存在問(wèn)題的方法。 六管單元TTL與非門(mén) 2學(xué)時(shí) 內(nèi)容：1 六管單元TTL與非門(mén)電路結(jié)構(gòu)及工作原理 六管單元TTL與非門(mén)電路結(jié)構(gòu) 六管單元TTL與非門(mén)電路工作原理2 六管TTL與非門(mén)的電壓傳輸曲線3 電路的靜態(tài)參數(shù)及輸入保護(hù) 電路的靜態(tài)參數(shù) 電路的輸入保護(hù) 輸入嵌位電壓定義及設(shè)定 實(shí)際電路中對(duì)輸入的保護(hù)措施4 電路的瞬態(tài)參數(shù) 瞬態(tài)延遲 瞬態(tài)功耗5 六管TTL與非門(mén)的優(yōu)點(diǎn)6 六管TTL與非門(mén)的線路設(shè)計(jì) 各晶體管的選取 各電阻值得計(jì)算選取 T6網(wǎng)絡(luò)的設(shè)計(jì) 課程重點(diǎn)：本節(jié)介紹了性能較為完美的六管單元TTL與非門(mén)電路，該電路對(duì)五管單元TTL與非門(mén)進(jìn)行了改進(jìn)，其電路措施是用T6網(wǎng)絡(luò)取代了五管單元TTL與非門(mén)中輸出管T5的基極泄流電阻R3.。本節(jié)介紹了六管單元TTL與非門(mén)電路靜態(tài)特性及靜態(tài)參數(shù)，通過(guò)分析可知，該電路在兩個(gè)靜態(tài)時(shí)的輸出電平更加穩(wěn)定；由于T6網(wǎng)絡(luò)引入，電路導(dǎo)通時(shí)只有在Vi≥(VB2≥)時(shí)T2和T5才同時(shí)導(dǎo)通, 這就消除了電壓傳輸曲線上高電平輸出部分的折線段，去除了四管單元TTL與非門(mén)和五管單元TTL與非門(mén)電路結(jié)構(gòu)缺陷帶來(lái)的影響電路性能的弊端。 課程難點(diǎn)：由于對(duì)TTL與非門(mén)性能的改進(jìn)是T6網(wǎng)絡(luò)在電路中的引入帶來(lái)的，則能正確分析T6網(wǎng)絡(luò)在電路的導(dǎo)通瞬間本身的電特性及對(duì)整個(gè)電路電特性的作用；能正確分析T6網(wǎng)絡(luò)在電路的截止瞬間本身的電特性及對(duì)整個(gè)電路電特性的作用是十分重要的。 基本要求：了解六管單元TTL與非門(mén)電路的電路結(jié)構(gòu)，電路工作原理。能獨(dú)立完成六管單元TTL與非門(mén)電路的線路設(shè)計(jì)，知道晶體管的選取規(guī)則并能選取出合適的六只晶體管；知道電阻值得選取原則并能通過(guò)分析計(jì)算得到六管單元TTL與非門(mén)電路中所需要的所有電阻；知道T6網(wǎng)絡(luò)的三種類(lèi)型，能通過(guò)Rc和Rb的搭配完成T6網(wǎng)絡(luò)類(lèi)型的選取，知道在六管單元TTL與非門(mén)電路中T6網(wǎng)絡(luò)選擇了淺飽和型并能分析計(jì)算給出Rc和Rb的值。 STTL和LSTTL電路 內(nèi)容：1 兩電路的結(jié)構(gòu)及特點(diǎn) 電路的結(jié)構(gòu) STTL電路的結(jié)構(gòu) LSTTL電路的結(jié)構(gòu) 電路的定義及特點(diǎn) STTL電路的定義及特點(diǎn) LSTTL電路的定義及特點(diǎn) 2 有關(guān) SBD及SBD嵌位 有關(guān)SBD SBD定義 SBD性質(zhì)及特點(diǎn) 有關(guān)SBD嵌位