考研計(jì)算機(jī)統(tǒng)考組成原理部分-在線瀏覽
2025-07-17 00:38本頁(yè)面
【正文】 CPI: Cycles per Instruction 2 一 .單項(xiàng)選擇題 15. 某容量為 256M的存儲(chǔ)器，由若干 4M*8位的 DRAM芯片構(gòu)成，該 DRAM芯片的地址引腳和數(shù)據(jù)引腳總數(shù)是（ ）。 A 減低 Cache的缺失損失 B 提高 Cache的命中率 C 減低 CPU平均訪問(wèn)時(shí)間 D 減少指令流水線資源沖突 17. 某計(jì)算機(jī)有 16個(gè)通用寄存器，采用 32位定長(zhǎng)指令字，操作碼字段（含尋址方式位）為 8位， Store指令的源操作數(shù)和目的操作數(shù)分別采用寄存器直接尋址和基址尋址方式，若基址寄存器可使用任一通用寄存器，且位移量用補(bǔ)碼表示，則 Store指令中偏移量的取值范圍是（ ）。 A 5 B 6 C 8 D 9 19. 某同步總線采用數(shù)據(jù)線和地址線復(fù)用方式。該總線的最大數(shù)據(jù)傳輸率（總線帶寬）是（ ）。 A 并行傳輸 B 串行傳輸 C 突發(fā) D 同步 《 微型計(jì)算機(jī)技術(shù)及應(yīng)用 》P64 4 一 .單項(xiàng)選擇題 21. 下列有關(guān) I/O接口的敘述中錯(cuò)誤的是（ ）。 A % B 25% C % D 50% 5 二 .綜合應(yīng)用題 ： P: for(i=0。i++)sum+=A[i]。R2,2 (R22)→R4 2 08048104H 00083020H Add R4。0 (R4) ((R4)+0)→R5 4 0804810CH 00250820H Add R1。R2,1 (R2)+1→R2 6 08048114H 1446FFECH Bne R2。請(qǐng)回答下列問(wèn)題，并說(shuō)明理由。 7 二 .綜合應(yīng)用題 （ 4）若 M采用如下 “ 按序發(fā)射、按序完成 ” 的 5級(jí)指令流水線：IF（取指）、 ID（譯碼及取數(shù)）、 EXE（執(zhí)行）、 MEM（訪存）、 WB（寫回寄存器），且硬件不采取任何轉(zhuǎn)發(fā)措施，分支指令的執(zhí)行引起 3個(gè)時(shí)鐘周期阻塞，則 P中哪些指令的執(zhí)行會(huì)由于數(shù)據(jù)相關(guān)而發(fā)生流水線阻塞？哪條指令的執(zhí)行會(huì)發(fā)生控制冒險(xiǎn)？為什么指令 1的執(zhí)行不會(huì)因?yàn)榕c指
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1