考研計(jì)算機(jī)統(tǒng)考組成原理部分-展示頁(yè)
2025-05-26 00:38本頁(yè)面
【正文】 許的最長(zhǎng)延遲時(shí)間為 50ns，則在該設(shè)備持續(xù)工作過程中 CPU用于該設(shè)備的 I/O時(shí)間占整個(gè) CPU時(shí)間百分比至少是（ ）。 A 132GB/S B 264 C 528 D 1056 20. 一次總線事務(wù)中，主設(shè)備只需給出一個(gè)首地址，從設(shè)備就能從首地址開始的若干連續(xù)單元讀出或?qū)懭霐?shù)據(jù)，這種總線事務(wù)方式稱為（ ）。其中之地址線有（此處沒有，而題目答案需要）根，總線時(shí)鐘頻率為 66GHz，每個(gè)時(shí)鐘周期傳送兩次數(shù)據(jù)（上升沿和下降沿各傳送一次數(shù)據(jù)）。 A 32768~+32767 B 32767~+32768 C 65536~+65535 D 65535~+65536 注意下學(xué)期 《 計(jì)算機(jī)體系結(jié)構(gòu) 》 相關(guān)內(nèi)容 3 一 .單項(xiàng)選擇題 18. 某計(jì)算機(jī)采用微程序控制器，共有 32條指令，公共的取指令微程序包含 2條微程序，各指令對(duì)應(yīng)的微程序平均由 4條微指令組成，采用斷定法（下址字段法）確定下條微指令的地址，則微指令中下址字段的位數(shù)至少是（ ）。 A 19 B 22 C 30 D 36 16. 采用指令 Cache與數(shù)據(jù) Cache分離的主要目的是（ ）。 A x+y B x+y C xy D xy 14. float型整數(shù)據(jù)常用 IEEE754單精度浮點(diǎn)格式表示，假設(shè)兩個(gè)float型變量 x和 y分別在 32位寄存器 f1和 f2中，若（ f1）=CC900000H，（ f2） =B0C00000H，則 x和 y之間的關(guān)系是（ ）。1 一 .單項(xiàng)選擇題 12. 程序 P在機(jī)器 M上的執(zhí)行時(shí)間是 20秒，編譯優(yōu)化后， P執(zhí)行的指令數(shù)減少到原來的 70%，而 CPI增加到原來的 ，則 P在 M上的執(zhí)行時(shí)間是（ ）。 A B C 14秒 D 13. 若 x=103， y=25，則下列表達(dá)式采用 8位定點(diǎn)補(bǔ)碼運(yùn)算實(shí)現(xiàn)時(shí)，會(huì)發(fā)生溢出的是（ ）。 A xy且符號(hào)相同 B xy且符號(hào)不同 C xy且符號(hào)相同 D xy且符號(hào)不同
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1