計(jì)算機(jī)組成原理考研補(bǔ)習(xí)(ppt50)-考試學(xué)習(xí)-展示頁
2024-08-25 20:59本頁面
【正文】 指令的執(zhí)行過程 微命令序列 微命令產(chǎn)生方式 時序控制方式： 組合邏輯控制 微程序控制 同步控制 來自 庫下載 常用運(yùn)算方法規(guī)則 原碼、補(bǔ)碼一位乘法，原碼、補(bǔ)碼不恢復(fù)余數(shù)除法，浮點(diǎn)運(yùn)算法 （ 1）基本概念 （ 2）半導(dǎo)體存儲器的邏輯設(shè)計(jì) 芯片地址分配、片選邏輯、框圖 存儲器 總線 （ 1）基本概念 （ 2）系統(tǒng)總線：信號組成，時序控制方式 來自 庫下載 接口 （ 1） I/O傳送的控制機(jī)制 中斷：基本概念、中斷控制器與接口、中斷過程 （ 2）接口設(shè)計(jì) 接口組成、擬定命令字和狀態(tài)字格式、擴(kuò)展中斷源 常用外設(shè)原理 （ 1）鍵盤：鍵碼轉(zhuǎn)換方法 （ 2） CRT顯示器： VRAM與屏幕顯示的對應(yīng)關(guān)系（ VRAM內(nèi)容和容量、地址組織、信息轉(zhuǎn)換、同步計(jì)數(shù)器的設(shè)置） DMA：基本概念、 DMA控制器與接口、 DMA過程 （軟件掃描） 來自 庫下載 （ 3）打印機(jī)： 信息轉(zhuǎn)換、調(diào)用過程（中斷方式） （ 4）磁盤：信息分布與尋址信息、 調(diào)用過程（ DMA方式）、速度指標(biāo)和容量指標(biāo) 第一章 CPU組織 邏輯組成（模型機(jī)） CPU數(shù)據(jù)通路框圖（寄存器級） 結(jié)構(gòu)特點(diǎn) （ 1） 寄存器 獨(dú)立結(jié)構(gòu) 可編程： R0～ R PC、 SP、 PSW 非編程： C、 D、 IR、 MAR、 MBR 來自 庫下載 （ 2） ALU部件 作為 CPU內(nèi)部數(shù)據(jù)傳送通路的中心。 輸入選擇器：選擇操作數(shù)來源 ALU：運(yùn)算處理 輸出移位器：選擇輸出方式 （ 3） 內(nèi)總線 單向數(shù)據(jù)總線（ ALU總線），實(shí)現(xiàn)數(shù)據(jù)分配。 來自 庫下載 用寄存器傳送語言描述指令從讀取到執(zhí)行的整個流程。 （ 3） 按周期擬定分步流程 （ 1） 了解指令功能，具體完成什么操作 MOV：源數(shù) 目的地 ADD：結(jié)果 目的地 JMP：轉(zhuǎn)移地址 PC RST：返回地址 PC JSR：子程序入口 PC，并保存返回地址 模型機(jī)允許：每一步完成 一次從Ｍ讀出，并經(jīng)數(shù)據(jù)通路傳送的操作；或 一次經(jīng)數(shù)據(jù)通路傳送的操作；或 一次向Ｍ寫入的操作。 微命令設(shè)置 : （ 1）數(shù)據(jù)通路操作 ALU輸入選擇： R0 A、 C B、 …… ALU功能選擇： 加 、 減 、 加 傳送 、 …… 移位功能選擇： 左移 、 右移 、 直送 、 …… 結(jié)果分配： CPR0、 CPR CPC、 …… （ 2）訪存操作 地址使能 EMAR、讀 R、寫 W（讀 /寫 R/W）、 置入 SMBR、置入 SIR 來自 庫下載 微命令的產(chǎn)生方式 組合邏輯控制方式 （ 1）基本思想 綜合化簡產(chǎn)生微命令的條件，形成相應(yīng)邏輯式，用組合邏輯電路實(shí)現(xiàn)。 （ 2）優(yōu)缺點(diǎn) 優(yōu)點(diǎn)：速度快。 （ 3）應(yīng)用 用于高速計(jì)算機(jī)及小規(guī)模機(jī)器中。 注意區(qū)分： 微指令 ： 機(jī)器指令 ： 產(chǎn)生微命令，控制完成機(jī)器指令功能的一步操作。 來自 庫下載 微程序 ： 工作程序 ： 包含若干微指令，解釋執(zhí)行一條機(jī)器指令。 CM： 主存 ： 存放微程序，位于 CPU內(nèi)。 （ 2）優(yōu)缺點(diǎn) 優(yōu)點(diǎn)： 結(jié)構(gòu)規(guī)整，設(shè)計(jì)效率高，性價(jià)比高，可靠 性高，易于修改、擴(kuò)展 指令系統(tǒng)功能。 （ 3）應(yīng)用 用于速度要求不是很高、功能復(fù)雜的機(jī)器中，特別適用于系列機(jī)。 同步控制方式 （ 1）定義：各項(xiàng)操作與統(tǒng)一時序信號同步。 2）時鐘周期（節(jié)拍）時間固定； （ 3）應(yīng)用場合：用于 CPU內(nèi)部、設(shè)備內(nèi)部、總線 操作（各掛接部件速度差異小、傳送 時間確定、傳送距離較近）。 （ 3）應(yīng)用場合：用于異步總線操作（各掛接部件 速度差異大、傳送時間不確定、傳送 距離較遠(yuǎn)）。 主設(shè)備 ： 從設(shè)備 ： 申請并控制總線的設(shè)備。 來自 庫下載 同步方式在實(shí)際應(yīng)用中的變化 （ 2）總線周期中插入延長周期。 （ 1）不同指令安排不同時鐘周期數(shù)。 （ 2）算法規(guī)則 用乘數(shù)末位作判斷位。 （ 2）算法規(guī)則 乘數(shù)末位設(shè)置附加位，兩位判斷位。 補(bǔ)碼不恢復(fù)余數(shù)除法 算法規(guī)則：根據(jù)余數(shù)與除數(shù)同號或異號決定上商及下一步操作。 （ 3）尾數(shù)加 /減 （ 2）對階 原則：小階向大階對齊 操作：小階增大，尾數(shù)右移 （ 4）結(jié)果規(guī)格化 左規(guī)（尾數(shù)絕對值小于 1/2）：尾數(shù)左移，階碼 1 右規(guī)（尾數(shù)絕對值大于 1）：尾數(shù)右移，階碼 +1 運(yùn)算器 硬件組成 來自 庫下載 運(yùn)算器 全加器 串行 移位器 ALU輸入選擇器 ALU部件 寄存器 并行加法器 加法器輸入選擇器 進(jìn)位鏈 并行 分組 來自 庫下載 其他基本概念 （ 1）溢出及判斷方法、擴(kuò)展操作碼、地址結(jié)構(gòu)、隱地址、顯地址等 顯式 I/O指令 （ 2） I/O指令的設(shè)置 隱式 I/O指令 （ 3） I/O指令的功能擴(kuò)展 I/O指令中留有擴(kuò)展余地 用 通用 I/O指令 或 MOV指令 訪問接口中的控制 /狀態(tài)寄存器 （ 4）主機(jī)對外設(shè)的尋址方式 單獨(dú)編址（為接口寄存器分配端口地址） 統(tǒng)一編址（為接口寄存器分配總線地址） 來自 庫下載 第二章 存儲子系統(tǒng) 半導(dǎo)體存儲器邏輯設(shè)計(jì) 主要解決： 芯片的選用 、 地址分配 、 片選邏輯 、 信號線的連接 例 用 SRAM芯片（ 1K 4位
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號-1