【正文】 Y = 第四章習(xí)題一、名詞解釋尋址方式：對指令的地址碼進(jìn)行編碼，以形成操作數(shù)在存儲器中的地址的方式。采用簡化的指令系統(tǒng)；運算指令為寄存器寄存器型，指令以流水方式執(zhí)行；使用較多的通用寄存器以減少訪存；采用由陣列邏輯實現(xiàn)控制器；采用優(yōu)化編譯技術(shù)。指令系統(tǒng)一臺計算機或一個計算機系統(tǒng)，能夠執(zhí)行的各種指令的集合。A、實現(xiàn)存儲程序和程序控制B、縮短指令長度，擴大尋址空間，提高編程靈活性 C、可以直接訪問外存D、提供擴展操作碼的可能并降低指令譯碼難度，操作數(shù)的物理位置可安排在（C）。A、直接 B、間接 C、寄存器 D、寄存器間接 ，操作數(shù)處在（B）。A、基值寄存器內(nèi)容加上形式地址（位移量）B、堆棧指示器內(nèi)容加上形式地址 C、變址寄存器內(nèi)容加上形式地址 D、程序計數(shù)器內(nèi)容加上形式地址（D）。采用跳躍尋址方式，可以實現(xiàn)（D）。A、對CPU內(nèi)部通用寄存器或主存某一單元任一位進(jìn)行狀態(tài)檢測（0或1）B、對CPU內(nèi)部通用寄存器或主存某一單元任一位進(jìn)行狀態(tài)強置（0或1）C、對CPU內(nèi)部通用寄存器或主存某一單元任一位進(jìn)行狀態(tài)檢測或強置 D、進(jìn)行移位操作。A、變址尋址時，有效數(shù)據(jù)存放在主存中 B、堆棧是先進(jìn)后出的隨機存儲器C、堆棧指針SP的內(nèi)容表示當(dāng)前堆棧內(nèi)所存儲的數(shù)據(jù)的個數(shù) D、內(nèi)存中指令的尋址和數(shù)據(jù)的尋址是交替進(jìn)行的三、填空題 機器 指令的 集合，稱為這臺計算機的指令系統(tǒng)。按結(jié)構(gòu)不同分為 寄存器 堆棧和 存儲器 堆棧。操作數(shù)的物理位置有三種型式，它們是：寄存器寄存器（RR）寄存器存儲器（RS）型、存儲器存儲器（SS）型和。、無條件轉(zhuǎn)移指令、轉(zhuǎn)子指令、返主指令、中斷返回指令等都是程序控制 指令。四、問答題１、基址尋址方式和變址尋址方式有什么優(yōu)點？１、答：這兩種尋址方式的優(yōu)點是：第一，可以擴大尋址能力。第二，通過變址尋址方式，可以實現(xiàn)程序的浮動。變址尋址可以使有效地址按變址寄存器的內(nèi)容實現(xiàn)有規(guī)律的變化，而不會改變指令本身。A、存放數(shù)據(jù) B、存放程序 C、存放數(shù)據(jù)和程序 D、存放微程序()。存儲器的讀出時間 B、存儲器的寫入時間C、存儲器進(jìn)行連續(xù)讀和寫操作所允許的最短時間間隔 D、存儲器進(jìn)行連續(xù)寫操作所允許的最短時間間隔 ，內(nèi)存儲器的特點是()。A、解決CPU和主存之間的速度匹配問題 B、擴大主存儲器的容量 C、擴大CPU中通用寄存器的數(shù)量 D、既擴大主存容量又?jǐn)U大CPU通用 ()。A、主存輔存 B、快存主存 C、快存輔存 D、通用寄存器主存，以傳輸同樣多的字為比較條件，則讀出數(shù)據(jù)傳輸率最高的是()。A、空間浪費大、存儲共享不易、存儲保護(hù)容易、不能動態(tài)連接 B、空間浪費小、存儲共享容易、存儲保護(hù)不易、不能動態(tài)連接 C、空間浪費大、存儲共享不易、存儲保護(hù)容易、能動態(tài)連接 D、空間浪費小、存儲共享容易、存儲保護(hù)容易、能動態(tài)連接 ，若主存中的任意一塊均可映射在cache內(nèi)的任意一塊的位置上，則這種方法稱為()。，,。 存儲器，是為了解決CPU和主存之間 不匹配而采用的一項重要的硬件技術(shù)。、三種方式。、和 三種方式，之所以刷新是因為。為了在一臺特定的機器上執(zhí)行程序，必須把 映射到這臺機器主存儲的 空間上，這個過程稱為 9..主存、快速緩沖存儲器、通用寄存器、磁盤、磁帶都可用來存儲信息，按存取時間由快至慢排列，其順序是。問答題。提高存儲器速度可采用哪些措施？簡要說明之。要求畫出該存儲器的組成邏輯框圖。只讀存儲器，一種只能讀取數(shù)據(jù)但不能寫入數(shù)據(jù)的存儲器。，使得程序能夠像訪問主存儲器一樣訪問外部存儲器，主要用于解決計算機中主存儲器的容量問題。，將虛擬存儲空間等分成固定容量的頁，需要時裝入內(nèi)存。（如寫入ROM）的固定不變的常用軟件。ROM是只讀存儲器，在程序執(zhí)行過程中只能讀出信息，不能寫入信息。提高存儲器的速度可采取三種措施。（2）采用Cache，CPU將最近期要用的信息先調(diào)入Cache，而Cache的速度比主存快得多，這樣CPU每次只需從快速緩存中取出（或存入）信息，從而縮短了訪存時間，提高了存取速度。答： 所需芯片總數(shù)（64K32）247。A、運算器 B、控制器C、運算器和控制器 D、運算器，控制器和主存儲器 （）。A、產(chǎn)生時序信號 B、從主存取出一條指令C、完成指令操作碼譯碼 D、從主存取出指令，完成指令操作碼譯碼，產(chǎn)生有關(guān)的操作控制信號。A、CPU從主存取出一條指令的時間 B、CPU執(zhí)行一條指令的時間 C、CPU從主存取出一條指令加上執(zhí)行這條指令的時間 D、時鐘周期時間 ，機器指令與微指令的關(guān)系是（）。A、指令寄存器 B、操作控制器 C、程序計數(shù)器 D、狀態(tài)條件寄存器 （）。 取出一條指令并執(zhí)行這條指令的時間和稱為。，指令寄存器的作用是，程序計數(shù)器的作用是，程序狀態(tài)字寄存器PSW的作用是，地址寄存器的作用是。一個CPU周期包含若干個。諾依曼體系結(jié)構(gòu)，采用 處理，其主要特征是。四、問答題１、中央處理器有哪些基本功能？由哪些基本部件構(gòu)成？２、CPU結(jié)構(gòu)如圖所示，其中一個累加寄存器AC，一個狀態(tài)條件寄存器和其它四個寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。(2)簡述指令從主存取到控制器的數(shù)據(jù)通路。第六章習(xí)題答案一、名詞解釋從一條指令的啟動到下一條指令啟動的間隔時間。存儲在控制存儲器中的完成指令功能的程序，由微指令組成。存放微程序的只讀存儲器。即對程序運行的控制，保證指令序列執(zhí)行結(jié)果的正確性。即指令內(nèi)操作步驟的控制，控制操作步驟的實施。即對數(shù)據(jù)進(jìn)行算術(shù)運算和邏輯運算。如處理運算中的溢出等錯誤情況以及處理外部設(shè)備的服務(wù)請求等。中央處理器主要由控制器和運算器兩部分構(gòu)成，運算器由算術(shù)邏輯單元和各種寄存器組成。如指令寄存器（IR）、程序計數(shù)器（PC）、數(shù)據(jù)寄存器（DR）、地址寄存器（AR）和狀態(tài)寄存器（SR）。２、答：（1）a為數(shù)據(jù)緩沖寄存器DR，b為指令寄存器IR，c為主存地址寄存器，d為程序計數(shù)器PC（2）主存→ 緩沖寄存器DR → 指令寄存器IR → 操作控制器（3）存儲器讀：M → DR → ALU → AC 存儲器寫：AC → DR → M 第七章習(xí)題一、名詞解釋 １、總線 ２、共享 ３、分時４、分時共享 ５、接口二、選擇題，同時（）。A、用于選擇主存單元B、用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備C、用于指定主存單元和I/O設(shè)備接口電路的地址 D、用于傳送主存物理地址和邏輯地址，三總線結(jié)構(gòu)的計算機的總線系統(tǒng)由（）組成。A、單總線 B、雙總線 C、三總線 D、多種總線 （）之間的交換界面 A、CPU與存儲器 B、主機與外圍設(shè)備 C、存儲器與外圍設(shè)備 D、CPU與系統(tǒng)總線 ，應(yīng)采用異步傳輸方式的是（）。 總線發(fā)展到32位的 總線和 總線，又進(jìn)一步發(fā)展到64位的 總線。，為使總線可靠的工作和減輕負(fù)載，總線上的部件大都配有電路，該電路的輸出的狀態(tài)是、和。四、問答題？如何分類？ 。２、共享是指總線所連接的各部件都通過它傳遞信息。４、分時共享是總線的主要特征，在計算機系統(tǒng)中，將不同來源和去向的信息在總線上分時傳送，不僅可減少傳輸線的數(shù)量，簡化控制和提高可靠性，而且便于擴充更新新的部件。二、選擇題Ｃ ２、Ｃ ３、Ａ ４、Ａ ５、Ｂ ６、Ａ三、填空題A、物理 B、功能 C、電氣 D、機械 E、標(biāo)準(zhǔn)化A、ISA B、EISA C、VESA D、PCI ３、A、總線帶寬、片總線 Ｂ、外總線 Ｃ、內(nèi)總線、三態(tài)邏輯 B、高電平C、低電平D、高阻６、A、單總線 Ｂ、雙總線 Ｃ、三總線 Ｄ、雙總線四、問答題 １、總線是計算機系統(tǒng)中各部件之間進(jìn)行信息傳送的公共通路。一般把芯片的總線稱為內(nèi)總線，把同一臺計算機系統(tǒng)的各部件，如CPU、內(nèi)存、通道和I/O接口間的相互連線，以及多臺處理機之間的連線稱為外總線。２、PCI總線結(jié)構(gòu)框圖第八章習(xí)題一、名詞解釋 單級中斷： 多級中斷： 中斷屏蔽： 現(xiàn)場保護(hù)： 中斷向量：二、選擇題，由硬件保護(hù)片更新程序計數(shù)器PC，而不是由軟件完成，主要是為了()。A、子程序入口地址 B、中斷源服務(wù)程序入口地址 C、中斷服務(wù)程序入口地址 D、中斷返回地址，CPU一旦響應(yīng)中斷，則立即關(guān)閉()標(biāo)志，以防止本次中斷服務(wù)結(jié)束前同級的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾。A、通用寄存器 B、堆棧 C、存儲器 D、外存 ()。A、在總線控制器發(fā)出的控制信號控制下完成的B、在DMA控制器本身發(fā)出的控制信號控制下完成的 C、由CPU執(zhí)行的程序完成的 D、由CPU響應(yīng)硬中斷處理完成的 ()。若要調(diào)整中斷事件的響應(yīng)次序，可以利用()。A、I/O指令 B、通道指令（通道控制字）C、通道狀態(tài)字 ，塊適配器中可以連接()臺具有SCSI接口的設(shè)備。 方式，當(dāng)某一外設(shè)的數(shù)據(jù)準(zhǔn)備就緒后，它主動向 發(fā)出請求信號，后者響應(yīng)中斷請求后，暫停運行主程序，自動轉(zhuǎn)移到該設(shè)備的。則可立即接受中斷請求進(jìn)行中斷響應(yīng)。，可以使 和 并行工作。，它有自己的 專門負(fù)責(zé)數(shù)據(jù)輸入輸出的傳輸控制，CPU只負(fù)責(zé) 功能。 I/O標(biāo)準(zhǔn)接口，與SCSI相比，它具有更高的 和 實時性，具有更小的 和連接的方便性。在處理一個中斷時不響應(yīng)另一個中斷請求，所以是單重中斷。在處理中斷時阻止其他中斷。由發(fā)出中斷請求的設(shè)備通過輸入輸出總線主動向CPU發(fā)出一個識別代碼。由CPU的某種內(nèi)部因素引起。由中斷信號引起的中斷。（3）軟件中斷。２、答：中斷的過程類似于子程序的調(diào)用，其區(qū)別主要有： 中斷服務(wù)程序與中斷時CPU正在運行的程序是相互獨立的，它們之間沒有確定的關(guān)系。中斷一般是由硬件的信號產(chǎn)生的，除了軟件中斷。中斷服務(wù)程序的地址是由硬件決定的。中斷過程中要存儲所有的狀態(tài)信息，子程序調(diào)用時可以只保存PC的值。３、答：（1）中斷優(yōu)先級是在同時出現(xiàn)了幾個中斷請求的情況下，CPU對中斷響應(yīng)的順序，優(yōu)先級高的中斷先得到響應(yīng)。通常把硬件故障的中斷優(yōu)先級定為最高。而軟件中斷的優(yōu)先級則一般較低。４、答：中斷屏蔽是一種使某個中斷源的請求暫時不起作用的措施。屏蔽措施也是調(diào)整中斷響應(yīng)順序的措施。由屏蔽寄存器的輸出決定是否屏蔽某一中斷。中斷屏蔽的方法一般是將中斷源進(jìn)行分級，使得某一級的中斷可以屏蔽另一級的中斷，而某些級的中斷不能屏蔽另一些中斷的響應(yīng)。在采用屏蔽寄存器的情況下，軟件可以靈活地設(shè)置中斷的屏蔽。（２）斷點的現(xiàn)場和恢復(fù)中斷點的現(xiàn)場。（４）對多個中斷請求進(jìn)行判優(yōu)裁決。６、答：中斷嵌套是指令在多重中斷方式下，CPU在處理一個中斷請求時，又被另一個中斷請求所打斷，進(jìn)入新的中斷處理過程的現(xiàn)象。A、輸入/輸出設(shè)備 B、外存設(shè)備C、遠(yuǎn)程通信設(shè)備 D、除了CPU和內(nèi)存以外的其它設(shè)備（）與主板的系統(tǒng)總線相連接。A、智能化 B、交互式 C、遠(yuǎn)程通信 D、過程控制，則刷新存儲器每個單元的字長是（）。A、并行 B、串行 C、并一串行 D、串一并行 MB，每個扇區(qū)存儲的固定數(shù)據(jù)是。A、400，600 B、600，400 C、200，400 D、400，200 ()。A、顯示屏幕的水平和垂直掃描頻率 B、顯示屏幕上光柵的列數(shù)和行數(shù) C、可顯示不同顏色的總數(shù) D、同一幅畫面允許顯示不同顏色的最大數(shù)目 ，軟盤適配器是()。 和 數(shù)目是 的。 原理與 方式基本相同，但在 和 上存在較大的差別。按讀寫性質(zhì)分，光盤分 型、型、型三類，顯示器可以分為 顯示器、