計(jì)算機(jī)組成原理復(fù)習(xí)-在線瀏覽
2025-07-17 22:28本頁面
【正文】 地址 主存字 塊標(biāo)記 t 位 c 位 b 位 主存地址 比較器（ t位） = ≠ 不命中 有效位 =1？ * m位 Cache 內(nèi)地址 否 是 命中 字塊 c 字塊 c 字塊 0 字塊 第 4章 存儲(chǔ)器 27 Cache– 主存的地址映射 ? 全相聯(lián)映射 字塊 2m－ 1 字塊 2c－ 1 字塊 1 字塊 0 … … 字塊 2c－ 1 字塊 1 字塊 0 … 標(biāo)記 標(biāo)記 標(biāo)記 主存字塊標(biāo)記 字塊內(nèi)地址 主存地址 m = t + c 位 b位 m = t+c Cache 存儲(chǔ)器 主存儲(chǔ)器 第 4章 存儲(chǔ)器 28 Cache– 主存的地址映射 ? 組相聯(lián)映射 ? 典型例題：例 例 第 4章 存儲(chǔ)器 字塊 2m－ 1 字塊 2cr+1 字塊 2cr + 1 字塊 2cr 字塊 2cr － 字塊 1 字塊 0 … … … 字塊 3 標(biāo)記 字塊 1 標(biāo)記 字塊 2c－ 1 標(biāo)記 字塊 2 標(biāo)記 字塊 0 標(biāo)記 字塊 2c－ 2 標(biāo)記 … … … … 字塊內(nèi)地址 組地址 主存字塊標(biāo)記 s = t + r 位 q = c－ r 位 b 位 組 0 1 2cr－ 1 主存地址 Cache 主存儲(chǔ)器 m 位 共 Q 組，每組內(nèi)兩塊（ r = 1) 1 29 輸入輸出系統(tǒng)的組成 ? I/O 軟件 – I/O 指令 CPU 指令的一部分 – 通道指令 通道自身的指令 ? I/O 硬件 – I/O接口 I/O設(shè)備 ? I/O 與主機(jī)信息傳送的控制方式 – 程序查詢方式 程序中斷方式 直接存儲(chǔ)器存取方式 DMA – I/O通道方式 I/O處理機(jī)方式 第 5章 輸入輸出系統(tǒng) 30 I/O 接口的基本組成 第 5章 輸入輸出系統(tǒng) 命令寄存器 和命令譯碼器 設(shè)備選擇 電路 設(shè)備狀態(tài) 標(biāo)記 數(shù)據(jù)緩沖 寄存器 DBR 控制邏輯電路 I/O接口 外 部 設(shè) 備 數(shù)據(jù)線 命令 狀態(tài) 數(shù)據(jù)線 命令線 狀態(tài)線 CPU 地址線 31 I/O 中斷處理過程 中斷請(qǐng)求 中斷判優(yōu) 中斷響應(yīng) 中斷服務(wù) 中斷返回 保護(hù)現(xiàn)場(chǎng) 中斷服務(wù) 恢復(fù)現(xiàn)場(chǎng) INTA 中斷向量地址 INTR ?調(diào)用中斷服務(wù)程序和調(diào)用子程序有何區(qū)別？ 32 DMA 方式 DMA 和程序中斷兩種方式的數(shù)據(jù)通路 CPU 主 存 ACC 中斷接口 DMA 接口 I/O 設(shè) 備 中斷方式數(shù)據(jù)傳送通路 輸入指令 輸出指令 DMA方式數(shù)據(jù)傳送通路 ? 周期挪用 33 真值與機(jī)器數(shù) ? 真值 X= ? 機(jī)器數(shù) – 原碼 X= – 補(bǔ)碼 X= – 反碼 X= – 移碼 X= ? 轉(zhuǎn)換 第 6章 計(jì)算機(jī)的運(yùn)算方法
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1