【正文】 ] 潘松 .EDA 技術(shù)實(shí)用教程 [M].北京 :科學(xué)教育出版社 ,2021:238. [3] 盧毅編著 .VHDL 與數(shù)字電路設(shè)計(jì) [M].北京 .科技大學(xué)出版 ,2021:3840. [4] 侯佰亨 ,顧新編著 .VHDL 硬件描述語(yǔ)言與實(shí)際應(yīng)用 [M].西安 .西安電子科社 ,2021:269280. [5] 謝自美 .電子線路設(shè)計(jì)（第二版） [M].華中科技大學(xué)出版社 ,2021:130135. [6] 王金明 .數(shù)字系統(tǒng)設(shè)計(jì)與 verilog HDL（第四版 ) [M].電子工業(yè)出版社 ,2021:264270. 課程設(shè)計(jì)報(bào)告成績(jī) 姓名 : 劉嘉穎 /李瀅 /陳領(lǐng) 學(xué)號(hào)： 23/15/16 專業(yè) : 電子信息工程 課程設(shè)計(jì)題目： 基于 FPGA 音樂硬件演奏系統(tǒng)設(shè)計(jì) 指導(dǎo)教師評(píng)語(yǔ)： 成績(jī)： 指導(dǎo)教師： 年 月 日 摘 要 數(shù)據(jù)采集系統(tǒng)是信號(hào)與信息處理系統(tǒng)中不可缺少的重要組成部分，同時(shí)也是軟件無(wú)線電系統(tǒng)中的核心模塊，在現(xiàn)代雷達(dá)系統(tǒng)以及無(wú)線基站系統(tǒng)中的應(yīng)用越來(lái)越廣泛。通過 FPGA 不僅完成了系統(tǒng)中全部數(shù)字電路部分的設(shè)計(jì)， 并且使系統(tǒng)具有了較高的可適應(yīng)性、可擴(kuò)展性和可調(diào)試性。本文對(duì) FPGA 的數(shù)據(jù)采集與處理技術(shù)進(jìn)行研究，基于 FPGA 在數(shù)據(jù)采樣控制和信號(hào)處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點(diǎn)，把 FPGA 作為整個(gè)數(shù)據(jù)采集與處理系統(tǒng)的控制核心。在生產(chǎn)過程中，應(yīng)用這一系統(tǒng)可對(duì)生產(chǎn)現(xiàn)場(chǎng)的工藝參數(shù)進(jìn)行采集、監(jiān)視和記錄，為提高產(chǎn)品質(zhì)量、降低成本提供信息和手段。 隨著技術(shù)的發(fā)展，各種各樣基于數(shù)字化的產(chǎn)品不斷推陳出新，給我們的生活帶來(lái)了極大的好處。在軟件無(wú)線電領(lǐng)域，正在構(gòu)建～個(gè)較通用的平臺(tái)，通過軟件來(lái)實(shí)現(xiàn) 現(xiàn)在許多“僵化”硬件平臺(tái)的功能。 數(shù)字系統(tǒng)穩(wěn)定可靠。 EDA簡(jiǎn)介 EDA 是電子設(shè)計(jì)自動(dòng)化（ ElectrONic Design AUTOMATION）的縮寫，在 20世紀(jì) 90 年代初從計(jì)算機(jī)輔助設(shè)計(jì)（ CAD）、計(jì)算機(jī)輔助制造（ CAM）、計(jì)算機(jī)輔助測(cè)試（ CAT）和計(jì)算機(jī)輔助工程（ CAE）的概念發(fā)展而來(lái)的。 EDA 技術(shù)的出現(xiàn)，極大地提高了電路設(shè)計(jì)的效率和可操作性，減輕了設(shè)計(jì)者的勞動(dòng)強(qiáng)度。它是作 2 為專用集成電路（ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA 的基本特點(diǎn)主要有 1）采用 FPGA 設(shè)計(jì) ASIC 電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。 3） FPGA 內(nèi)部有豐富的觸發(fā)器和 I／ O 引腳。 5） FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL電平兼容。目前 FPGA 的品種很多，有 XILINX 的 XC系列、 TI公司的 TPC 系列、 ALTERA 公司的 FIEX系列等。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。掉電后， FPGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此，F(xiàn)PGA能夠反復(fù)使用。當(dāng)需要修改 FPGA 功能時(shí)，只需換一片 EPROM 即可。因此， FPGA 的使用非常靈活。 VHDL 語(yǔ)言簡(jiǎn)介 VHDL 的英文全名是 VHSIC Hardware Description Language(VHSIC 硬件描 3 述語(yǔ)言 )。 1987 年底， VHDL 被 IEEE 和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言。除了含有許多具有硬件特征的語(yǔ)句外， VHDL 的語(yǔ)言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級(jí)語(yǔ)言。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。具有運(yùn)行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點(diǎn)。對(duì)第三方 EDA 工具的良好支持也使用戶可以在設(shè)計(jì)流程的各個(gè)階段使用熟悉的第三方 EDA 工具。 QuartusII 圖標(biāo) Maxplus II 作為 Altera 的上一代 PLD設(shè)計(jì)軟件，由于其出色的易用性而得到了廣泛的應(yīng)用。Altera 在 Quartus II 中包含了許多諸如 SignalTap II、 Chip Editor 和 RTL Viewer的設(shè)計(jì)輔助工具，集成了 SOPC和 HardCopy設(shè)計(jì)流程，并且繼承了 Maxplus 4 II 友好的圖形界面及簡(jiǎn)便的使用方法。 數(shù)據(jù)采集，又稱數(shù)據(jù)獲取，是利用一種裝置，從系統(tǒng)外部采集數(shù)據(jù)并輸入到系統(tǒng)內(nèi)部的一個(gè)接口。比如攝像頭，麥克風(fēng)，都是數(shù)據(jù)采集工具。采集一般是采樣方式，即隔一定時(shí)間（稱采樣周期）對(duì)同一點(diǎn)數(shù)據(jù)重復(fù)采集。準(zhǔn)確的數(shù)據(jù)量測(cè)是數(shù)據(jù)采集的基礎(chǔ)。不論哪種方法和元件，均以不影響被測(cè)對(duì)象狀態(tài)和測(cè)量環(huán)境為前提，以保證數(shù)據(jù)的正確性。在計(jì)算機(jī)輔助制圖、測(cè)圖、設(shè)計(jì)中，對(duì)圖形或圖像數(shù)字化過程也可稱為數(shù)據(jù)采集，此時(shí)被采集 的是幾何量（或包括物理量，如灰度）數(shù)據(jù)。首先，分布式控制應(yīng)用場(chǎng)合中的智能數(shù)據(jù)采集系統(tǒng)在國(guó)內(nèi)外已經(jīng)取得了長(zhǎng)足的發(fā)展。國(guó)內(nèi)外各種數(shù)據(jù)采集機(jī)先后問世，將數(shù)據(jù)采集帶入了一個(gè)全新的時(shí)代。因此我采用了濾波電容、防自激電容、 LED 燈及 固定式三端穩(wěn)壓器 LM790 LM7812 和 LM7912 等器件搭建成能產(chǎn)生 精度高、穩(wěn)定度好的直流輸出電壓 的線性電源電路。為了實(shí)驗(yàn)的攜帶方便，我另外再加上電源變壓器和整流電橋。 ADC0809 是逐次逼近式 A/D 轉(zhuǎn)化器，由 8 位 A/D 轉(zhuǎn)換器、 8路多路開關(guān)以及微處理機(jī)兼容組成的控制邏輯的 CMOS 組件。系統(tǒng)用的時(shí)鐘為 500KHz，所以 ADC0809 的轉(zhuǎn)換時(shí)間為 128us[6]。 ADC0809 的主要特性： 8 位。 +5V 電源供電。系統(tǒng)中由可調(diào)電位器提供。 ，約 15mW。 D0－ D7： 8 位數(shù)字輸出量引腳。 EOC：轉(zhuǎn)換結(jié)束信號(hào)輸出引腳，開始轉(zhuǎn)換時(shí)為低電平，當(dāng)轉(zhuǎn)換結(jié)束時(shí)為高電平。 CLK：時(shí)鐘信號(hào)輸入端。 VREF（＋）：參考電壓正端。 VREF（－）：參考電壓負(fù)端。 ABC：地址輸入線。當(dāng) START 為上跳沿時(shí)，所有內(nèi)部寄存器清零；下跳沿時(shí)，開始 A/D 轉(zhuǎn)換；在轉(zhuǎn)換期間， START 需保持低電平不變。當(dāng)OE=1 時(shí)，輸出轉(zhuǎn)換得來(lái)的數(shù)據(jù)；否則，輸出數(shù)據(jù)線呈高阻態(tài)。 DAC0832 是 8 分辨率的 D/A 轉(zhuǎn)換集成芯片 ， 由 8位輸入鎖存器、 8 位 DAC 寄存器、 8 位 D/A 轉(zhuǎn)換電路及轉(zhuǎn)換控制電路構(gòu)成。 DAC0832 的主要參數(shù)有： 8 位。 177。 10~+10V。 TTL 兼容。 WR1：數(shù)據(jù)鎖存器寫選通輸入線，負(fù)脈沖（脈寬應(yīng)大于 500ns）有效。 D0～ D7： 8 位數(shù)據(jù)輸入線 。 Rfb：反饋信號(hào)輸入線， 可通過 改變 Rfb 端外接電阻值 來(lái) 調(diào)整轉(zhuǎn)換滿量程精度 。 IOUT1：電流輸出端 1，其值隨 DAC 寄存器的內(nèi)容線性變化 。 XFER：數(shù)據(jù)傳輸控制信號(hào)輸入線，低電平有效 。 ILE：數(shù)據(jù)鎖存允許控制信號(hào)輸入線，高電平有效 。本實(shí)驗(yàn)用的是 +5V。 TL082 是一通用 JFET 雙運(yùn)算放大器。 系統(tǒng)的數(shù)據(jù)輸出電路部分原理圖如圖 10所示： 圖 10 系統(tǒng)數(shù)據(jù)輸出模塊電路 按鍵控制模塊 系統(tǒng)采用兩個(gè)按鍵開關(guān)設(shè)計(jì)正 /負(fù)電平輸入信號(hào)電路，作按鍵控制模塊。兩個(gè)按鍵開關(guān)電路如圖 11所示： 圖 11 系統(tǒng)按鍵控制模塊電路 軟件設(shè)計(jì) ADCINT 設(shè)計(jì) ADCINT 是控制 0809 的采樣狀態(tài)機(jī)。 當(dāng) WREN=‘ 0’時(shí)，采樣禁止，允許讀出 RAM 中的數(shù)據(jù)。 CNT10B 原理圖如圖 14 所示： 圖 14 CNT10B RAM8 設(shè)計(jì) RAM8 是 LAM_RAM，它有 8