【正文】 數(shù)字部分（第四版） [M].高等教育出版社 ,1987:4559. [2] 潘松 .EDA 技術(shù)實用教程 [M].北京 :科學(xué)教育出版社 ,2021:238. [3] 盧毅編著 .VHDL 與數(shù)字電路設(shè)計 [M].北京 .科技大學(xué)出版 ,2021:3840. [4] 侯佰亨 ,顧新編著 .VHDL 硬件描述語言與實際應(yīng)用 [M].西安 .西安電子科社 ,2021:269280. [5] 謝自美 .電子線路設(shè)計（第二版） [M].華中科技大學(xué)出版社 ,2021:130135. [6] 王金明 .數(shù)字系統(tǒng)設(shè)計與 verilog HDL（第四版 ) [M].電子工業(yè)出版社 ,2021:264270. 課程設(shè)計報告成績 姓名 : 劉嘉穎 /李瀅 /陳領(lǐng) 學(xué)號： 23/15/16 專業(yè) : 電子信息工程 課程設(shè)計題目： 基于 FPGA 音樂硬件演奏系統(tǒng)設(shè)計 指導(dǎo)教師評語： 成績： 指導(dǎo)教師： 年 月 日 摘 要 數(shù)據(jù)采集系統(tǒng)是信號與信息處理系統(tǒng)中不可缺少的重要組成部分，同時也是軟件無線電系統(tǒng)中的核心模塊，在現(xiàn)代雷達(dá)系統(tǒng)以及無線基站系統(tǒng)中的應(yīng)用越來越廣泛。 [5]音量大小可調(diào)功能：運 用 EDA 實驗箱上的數(shù)字功率放大器 LM386N，對數(shù)控分頻器輸出的音頻信號予以處理，輸出大小連續(xù)可調(diào)的音頻信號到揚聲器。 [1]順序播放樂曲 功能 ：當(dāng)電路開始工作時，如果存儲器中有多首樂曲，那么演奏電路將從頭到尾順序播放這些樂曲。 信息工程學(xué)院 2021 / 2021 學(xué)年第 二 學(xué)期 課程設(shè)計報告 題 目： 基于 FPGA 的音樂硬件演奏電路設(shè)計 課 程 名 稱 FPGA 系統(tǒng)開發(fā) 班 級 學(xué) 號 23/15/16 學(xué) 生 姓 名 劉嘉穎 /李瀅 /陳領(lǐng) 指 導(dǎo) 教 師 王 棟 2021 年 7 月 3 日 課程設(shè)計報告任務(wù)書 學(xué) 號 13610501153795 13610105151191 13610108151852 姓名 劉嘉穎 /李瀅 /陳領(lǐng) 專業(yè) 電子信息工程 設(shè)計 題目 基于 FPGA 的音樂硬件演奏電路設(shè)計 設(shè) 計 技 術(shù) 要 求 這是一種運用純硬件實現(xiàn)樂曲播放的電路，比運用微處理器實現(xiàn)樂曲播放更加復(fù)雜。 [2]循環(huán)播放樂曲功能：當(dāng)演奏完后一首樂曲時，將自動返回到第一首歌曲開始播放，反復(fù)不止，直到關(guān)閉電源電路停止工作為止。 設(shè) 計 要 求 [1]本次設(shè)計在 EDA 開發(fā)平臺 QUARTUS II 上利用 VHDL 語言設(shè)計數(shù)控分頻器電路，利用數(shù)控分頻的原理設(shè)計音樂硬件演奏電路，并定制 LPMROM 存儲音樂數(shù)據(jù)，以 “ 梁祝 ” 和 “ 月亮代表我的心 ” 兩首樂曲為例，將音樂數(shù)據(jù)存儲到 LPMROM，就達(dá)到了以純硬件的手段來實現(xiàn)樂曲的演奏效果。 其中 FPGA 作為本系統(tǒng)的控制核心和傳輸橋梁，發(fā)揮了極其重要的作用。 關(guān)鍵詞： FPGA， 采集和控制，單片機，電路板， VHDL 目 錄 第一章 緒論 ......................................................... 1 引言 .................................................................................................................. 1 EDA 簡介 ........................................................................................................... 1 FPGA 簡介 ......................................................................................................... 1 VHDL 語言簡介 ................................................................................................ 2 Quartus II 簡介 ............................................................................................ 3 數(shù)據(jù)采集技術(shù)簡介 ......................................................................................... 4 第二章 總體設(shè)計 ..................................................... 5 硬件設(shè)計 ......................................................................................................... 5 線性電源模塊 ........................................... 5 數(shù)據(jù)采集模塊 ........................................... 5 數(shù)據(jù)輸出模塊 ........................................... 8 按鍵控制模塊 .......................................... 11 軟件設(shè)計 ....................................................................................................... 12 ADCINT 設(shè)計 ........................................... 12 CNT10B 設(shè)計 ........................................... 12 RAM8 設(shè)計 ............................................. 13 時鐘控制設(shè)計 .......................................... 13 系統(tǒng)頂層設(shè)計 .......................................... 14 第三章 系統(tǒng)軟硬件調(diào)試 .............................................. 15 結(jié)論 ............................................................... 17 致謝 ............................................................... 18 參考文獻(xiàn) ........................................................... 19 附錄 ....................................................