【正文】 時(shí)，執(zhí)行手動(dòng)控制； 計(jì)數(shù)器電路：這里需要的計(jì)數(shù)器的計(jì)數(shù)范圍為 0～ 89。 分頻電路：把 555多諧振蕩器發(fā)出的較高頻率脈沖用分頻電路的到較第頻率的時(shí)鐘信號(hào)，本電路通過三次 10分平分別得到 10Hz、 1Hz的時(shí)鐘信號(hào)。根據(jù)實(shí)驗(yàn)設(shè)計(jì)的結(jié)構(gòu)功能，來確定使用哪些模塊以及這些模塊之間的關(guān)系。LED七段顯示數(shù)碼管的輸出信號(hào) count1(6 downto 0),count2(6 downto 0),count3(6 downto 0),count4(6 downto 0)。 ：設(shè)計(jì)的總體方案 根據(jù)設(shè)計(jì)要求和系統(tǒng)所具有功能，并參考相關(guān)的文獻(xiàn)資料經(jīng)行方案設(shè)計(jì)畫出如下所示的十字路口交通燈控制器系統(tǒng)框圖，及為設(shè)計(jì)的總體方案！ 系統(tǒng)框圖由 6 部分組成，包括：分頻、控制、倒計(jì)時(shí)、紅綠燈顯示、譯碼、譯碼顯示等模塊。未來使用FPGA器件設(shè)計(jì)的產(chǎn)品將出現(xiàn)在各個(gè)領(lǐng)域。 圖 21 四種燈的循環(huán)順序 使用基于 FPGA的方法具有周期短、使用靈活、易于修改等明顯的優(yōu)點(diǎn)。還要求四種燈的點(diǎn)亮?xí)r間能夠以倒計(jì)時(shí)的形式顯示出來。 吳思林：基于 FPGA 交通燈控制器設(shè)計(jì) 4 ：系統(tǒng)分析 通過分析可以知道，所要設(shè)計(jì)的十字路口交通燈控制電路要能夠使南北、東西各四個(gè)燈（紅、黃、綠、左轉(zhuǎn)），四個(gè)燈能夠按順序依次亮滅。在每個(gè)方向上均設(shè)有一個(gè)倒計(jì)時(shí)顯示器，以顯示禁止或允許通行的倒計(jì)時(shí)間。其中每個(gè)方向有左轉(zhuǎn)燈、紅燈、綠燈和黃燈，共四盞。十字路口處，方向分為東西南北四個(gè)方向。以及 LED 發(fā)光 并將程序 在 QuartusⅡ 軟件環(huán)境中設(shè)計(jì)、仿真 。 本文設(shè)計(jì)要求東西、南北兩條干道的紅、綠、黃交通燈按要求循環(huán)變化，并以倒計(jì)時(shí)方式指示干道通行或禁止的維持時(shí)間。用 VHDL 進(jìn)行電子系統(tǒng)設(shè)計(jì)的一個(gè)很大優(yōu)點(diǎn)是設(shè)計(jì)者可以專心致力于其功能的實(shí)現(xiàn)，而不需對不影響功能的與工藝有關(guān)的因素花費(fèi)過多的時(shí)間和精力。 VHDL 語言具有很強(qiáng)的電路描述和建模能力，能從多個(gè)層次對數(shù)字系統(tǒng)進(jìn)行建模和描述，從而大大簡化了硬件設(shè)計(jì)任務(wù)，提高了設(shè)計(jì)效率和可靠性。自 IEEE公布了 VHDL的標(biāo)準(zhǔn)版本之后，各 EDA公司相繼推出了自己的 VHDL設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具支持 VHDL。 VHDL 的英文全名是 VHSIC（ Very High Speed Integrated Circuit） Hardware Description Language，于 1983年有美國國防部（ DOD）發(fā)起創(chuàng)建，由 IEEE(The Institute of Electrical and Electronics Engineers)進(jìn)一步發(fā)展并在 1987 年 作為“ IEEE 標(biāo)準(zhǔn) 1076”發(fā)布。 ：硬件描述語言 VHDL 硬件描述語言 HDL是 EDA技術(shù)的重要組成部分，常見的 HDL 有下列幾種： VHDL、 Verilog HDL、System Verilog、和 System C。 FPGA采用高速 CHMOS 工藝，功耗低，可以與 CMOS、TTL電平兼容。 FPGA 內(nèi)部有豐富的觸發(fā)器和 I/O 引腳。當(dāng)電路有少量的改動(dòng)，更能顯示 FPGA/CPLD的優(yōu)勢。 用戶可以反復(fù)的編程，擦除，使用或者在外圍電路不動(dòng)的情況下用不同軟件就可實(shí)現(xiàn)不同的功能。 FPGA/CPLD芯片在 出廠之前都做過百分之百的測試，不需要設(shè)計(jì)人員承擔(dān)芯片風(fēng)險(xiǎn)和費(fèi)用，設(shè)計(jì)人員只需在自己的實(shí)驗(yàn)室就可以通過相關(guān)的軟硬件環(huán)境來完成芯片的最終功能設(shè)計(jì)。比較典型的就是 Altera公司和 Xilinx公司的 CPLD器件系列和 FPGA器件系列，他們開發(fā)較早，占用了較大的 PLD市場。這樣的 FPGA/CPLD上就是一個(gè)子系統(tǒng)部件。 FPGA(現(xiàn)場可編程門陣列 )和 CPLD（復(fù)雜可編程邏輯器件）都是可編程邏輯器件，他們是在PAL,GAL等邏輯器件的基礎(chǔ)上發(fā)展起來的。伴隨著社會(huì)的發(fā)展以及人類生活水平的提高 ,汽車的數(shù) 量在 不斷增加， EDA技術(shù)的發(fā)展和應(yīng)用領(lǐng)域 也在不斷 的擴(kuò)大與深入，機(jī)械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個(gè)領(lǐng)域的重要性日益突出。各種交通控制方案，最終都要由路口信號(hào)控制器來實(shí)現(xiàn)。城市平交路口實(shí)現(xiàn)交通信號(hào)控制是城市交通管理現(xiàn)代化的基本標(biāo)志之一，是提高交通管理效能的重要技術(shù)手段。探究城市交通發(fā)展中存在問題的原因，無論是從宏觀上還是從微觀上分析，其根本原因在于城市交通系統(tǒng)的管理機(jī)制不適應(yīng)。目前， 全國大中城市普遍存在著道路擁擠、車輛堵塞、交通秩序混亂的現(xiàn)象 ，交通事故頻發(fā)，這給人民的生命財(cái)產(chǎn)安全帶來了極大的損失 。2020 屆電子信息工程專業(yè)畢業(yè)設(shè)計(jì)（論文） 11 概述 概述 隨著世界范圍內(nèi)城市化和機(jī)動(dòng)化 進(jìn)程的加快，城市交通越來越成為一個(gè)全球化的問題。城市交通基礎(chǔ)設(shè)施供給滯后于高速機(jī)動(dòng)化增長需求，道路堵塞日趨加重，交通事故頻繁，環(huán)境污染加劇等問題普遍存在 。如何解決城市交通問題已成為全社會(huì)關(guān)注的焦點(diǎn)和大眾的迫切呼聲。城市交通控制系（ UTC ， Urban Traffic Control System）是現(xiàn)代城市智能交通系統(tǒng)（ IDJ ， Intelligent transport system）的組成之一，主要用于城市道路交通的控制與管理。路口信號(hào)控制器是控制交叉路口交通信號(hào)的設(shè)備，它是交通信號(hào)控制的重要組成部分。為了確保十字路口的行人和車輛順利、暢通地通過 ,往往采用電子控制的交通信號(hào)來進(jìn)行指揮。 利用 EDA技術(shù) 設(shè)計(jì)交通燈來完成這個(gè)需求就顯的 更 加迫切 ，同樣也是非常的實(shí)用和合理。同以往的 PAL,GAL相比較 FPGA/CPLD的規(guī)模比較大，它可以替代幾十甚至幾千塊通用 IC芯片。這種芯片 收到世界范圍內(nèi)電子工程設(shè)計(jì)人員的廣泛關(guān)注和普遍歡迎。 FPGA/CPLD芯片都是特殊的 ASIC芯片，除了具有 ASIC的特點(diǎn)外，還具有以下幾個(gè)優(yōu)點(diǎn)： 隨著 VLSI(超大集成電路 )工藝的不斷提高單一芯片內(nèi)部可以容納上百萬個(gè)晶體管， FPGA/CPLD芯片的規(guī)模也越來越大，其單片邏輯門數(shù)已達(dá)上百萬門，它所實(shí)現(xiàn)的功能也越來越強(qiáng)，同時(shí)也可以實(shí)現(xiàn)系統(tǒng)集成，即片上系統(tǒng) SOC。所以，F(xiàn)PGA/CPLD的資金投入就少，減少了潛在的花費(fèi)。 FPGA/CPLD軟件包中有各種輸入工具和仿真工具，及版圖設(shè)計(jì)工具和編程器等全線產(chǎn)品，電路設(shè)計(jì)人員在很短的時(shí)間內(nèi)就可完成電路的輸入，編譯，優(yōu)化，仿真，直至最后芯片的制作。 :FPGA 設(shè)計(jì)交通燈的意義 FPGA是一個(gè)功能強(qiáng)大的可編程邏輯芯片，采用 FPGA設(shè)計(jì) ASIC 電路，用戶不需要投片生產(chǎn)，吳思林：基于 FPGA 交通燈控制器設(shè)計(jì) 2 就能得到所需的芯片。 FPGA 是 ASIC 電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。所以用 FPGA完成交通燈的設(shè)計(jì)合理可行。其中 VHDL、 Verilog 在現(xiàn)在 EDA 設(shè)計(jì)中使用最多，也得到幾乎所有的主流 EDA工具的支持。從此， VHDL 成為硬件描述語言的業(yè)界標(biāo)準(zhǔn)之一。此后 VHDL在電子設(shè)計(jì)領(lǐng)域得到了廣泛應(yīng)用，并逐步取代了原有的非標(biāo)準(zhǔn)硬件描述語言。 VHDL 具有與具體硬件電路無關(guān)和設(shè)計(jì)平臺(tái)無關(guān)的特性，并且具有良好的電路行為描述和系統(tǒng)描述的能力， 在語言易讀性和層次化結(jié)構(gòu)化設(shè)計(jì)方面表現(xiàn)了強(qiáng)大的生命力和應(yīng)用潛力。 2020 屆電子信息工程專業(yè)畢業(yè)設(shè)計(jì)（論文） 3 2 系統(tǒng)分析與總體方案 ：系統(tǒng)介紹 設(shè)計(jì)交通燈是為了自動(dòng)控制各個(gè)十字路口倒計(jì)時(shí)器和交通信號(hào)燈，從而使行人和各種車輛能夠安全通過。硬件設(shè)計(jì)采用的是 FPGA器件 CycloneII系列 EP2C5T144，要在硬件中實(shí)現(xiàn)交通燈的功能首先要在軟件中仿真成功，然后設(shè)置芯片的管教和程序端口的對應(yīng)關(guān)系。 ：設(shè)計(jì)任務(wù) 本論文通過設(shè)計(jì)一個(gè)十字路口的交通燈來形象指揮行人和車輛的安全通行。東西方向的交通信號(hào)燈狀態(tài)保持一致，南北方向的交通信號(hào)燈狀態(tài)也保持一致。左轉(zhuǎn)燈亮說明車輛可以左轉(zhuǎn)通行；紅燈亮說明禁止車輛直行和左轉(zhuǎn)；綠燈亮說明允許車輛直 行和右轉(zhuǎn)；黃燈亮說明即將禁止車輛直行和左轉(zhuǎn)。十字路口交通燈如圖 21所示