13fpga的設(shè)計(jì)流程-展示頁
2025-03-14 07:35本頁面
【正文】 分或全部用戶控制，目的是使器件數(shù)目最少，器件之間通信的引腳數(shù)目最少。 （ 3）適配和分割 ? 確立優(yōu)化以后的邏輯能否與器件中的宏單元和I/O用單元適配，然后將設(shè)計(jì)分割為多個(gè)便于識別的邏輯小塊形式映射到器件相應(yīng)的宏單元中。 （ 2）邏輯優(yōu)化和綜合 ? 化簡所有的邏輯方程或用戶自建的宏，使設(shè)計(jì)所占用的資源最少。在設(shè)計(jì)處理過程中，編譯軟件將對設(shè)計(jì)輸入文件進(jìn)行邏輯化簡、綜合優(yōu)化和適配，最后產(chǎn)生編程用的編程文件。如果發(fā)現(xiàn)錯(cuò)誤，則返回設(shè)計(jì)輸入中修改邏輯設(shè)計(jì)。 3．功能仿真 ? 功能仿真在編譯之前對用戶所設(shè)計(jì)的電路進(jìn)行邏輯功能驗(yàn)證，此時(shí)的仿真沒有延時(shí)信息，僅對初步的功能進(jìn)行檢測。系統(tǒng)軟件可以根據(jù)用戶定義的輸入／輸出波形自動生成邏輯關(guān)系。 （ 3）波形輸入方式 ? 波形輸入方式主要是用來建立和編輯波形設(shè)計(jì)文件，以及輸入仿真向量和功能測試向量。行為描述語言是目前常用的高層硬件描述語言，主要有 VHDL和 Verilog HDL兩個(gè)IEEE標(biāo)準(zhǔn)。普通硬件描述語言有 ABEL、 CUR和 LFM等，它們支持邏輯方程。其主要優(yōu)點(diǎn)是容易實(shí)現(xiàn)仿真，便于信號的觀察和電路的調(diào)整；缺點(diǎn)是效率低，特別是產(chǎn)品有所改動，需要選用另外一個(gè)公司的 PLD器件時(shí)，就需要重新輸入原理圖，而采用硬件描述語言輸入方式就不存在這個(gè)問題。設(shè)計(jì)輸入通常有以下幾種形式： （ 1）原理圖輸入方式 （ 2） HDL（硬件描述語言）輸入方式 （ 3）波形輸入方式 （ 1）原理圖輸入方式 ? 原理圖輸入方式是一種最直接的設(shè)計(jì)描述方式，要設(shè)計(jì)什么，就從軟件系統(tǒng)提供的元件庫中調(diào)出來，畫出原理圖。一般采用自頂向下的設(shè)計(jì)方法。 圖 可編程邏輯器件的一般設(shè)計(jì)流程 1．設(shè)計(jì)準(zhǔn)備 ? 在系統(tǒng)設(shè)計(jì)之前，首先要進(jìn)行的是方案論證，系統(tǒng)設(shè)計(jì)和器件選擇等準(zhǔn)備工作。 FPGA的設(shè)計(jì)流程 可編程邏輯器件的一般設(shè)計(jì)流程 ? 可編程邏輯器件的設(shè)計(jì)過程是利用 EDA開發(fā)軟件和編程工具對器件進(jìn)行開發(fā)的過程?？删幊踢壿嬈骷囊话阍O(shè)計(jì)流程如圖 所示，包括設(shè)計(jì)準(zhǔn)備，設(shè)計(jì)輸入，功能仿真，設(shè)計(jì)處理，時(shí)序仿真和器件編程及測試等七個(gè)步驟。設(shè)計(jì)人員需要根據(jù)任務(wù)要求，如系統(tǒng)的功能和復(fù)雜度，對工作速度和器件本身的資源、成本及連線的可布性等方面進(jìn)行權(quán)衡，選擇合適的設(shè)計(jì)方案和合適的器件類型。 2．設(shè)計(jì)輸入 ? 設(shè)計(jì)輸入是設(shè)計(jì)人員將所設(shè)計(jì)的系統(tǒng)或電路以開發(fā)軟件要求的某種形式表示出來，并送入計(jì)算機(jī)的過程。這種方式要求設(shè)計(jì)人員有豐富的電路知識及對 PLD的結(jié)構(gòu)比較熟悉。 （ 2） HDL（硬件描述語言）輸入方式 ? 硬件描述語言是用文本方式描述設(shè)計(jì)，它分為普通硬件描述語言和行為描述語言。真值表、狀態(tài)機(jī)等邏輯表達(dá)方式，主要用于簡單PLD的設(shè)計(jì)輸入。其突出優(yōu)點(diǎn)有：語言與工藝的無關(guān)性，可以使設(shè)計(jì)人員在系統(tǒng)設(shè)計(jì)、邏輯驗(yàn)證階段便確立方案的可行性；語言的公開可利用性，便于實(shí)現(xiàn)大規(guī)模系統(tǒng)的設(shè)計(jì)；具有很強(qiáng)的邏輯描述和仿真功能，而且輸入效率高，在不同的設(shè)計(jì)輸入庫之間的轉(zhuǎn)換非常方便，用不著對底層的電路和 PLD結(jié)構(gòu)的熟悉。波形設(shè)計(jì)輸入適用于時(shí)序邏輯和有重復(fù)性的邏輯函數(shù)。波形編輯功能還允許設(shè)計(jì)人員對波形進(jìn)行拷貝、剪切、粘貼、重復(fù)與伸展，從而可以用內(nèi)部節(jié)點(diǎn)、觸發(fā)器和狀態(tài)機(jī)建立設(shè)計(jì)文件，并將波形進(jìn)行組合，顯示各種進(jìn)制的狀態(tài)值，也可以將一組波形重疊到另一組波形上，對兩組仿真結(jié)果進(jìn)行比較。仿真前，要先利用波形編輯器和硬件描述語言等建立波形文件和測試向量（即將所關(guān)心的輸入信號組合成序列），仿真結(jié)果將會生成報(bào)告文件和輸出信號波形，從中便可以觀察到各個(gè)節(jié)點(diǎn)的信號變化。 4．設(shè)計(jì)處理 ? 設(shè)計(jì)處理是器件設(shè)計(jì)中的核心環(huán)節(jié)。 （ 1）語法檢查和設(shè)計(jì)規(guī)則檢查 ? 設(shè)計(jì)輸入完成后，首先進(jìn)行語法檢查，如原理圖中有無漏連信號線，信號有無雙重來源，文本輸入文件中關(guān)鍵字有無輸錯(cuò)等各種語法錯(cuò)誤，并及時(shí)
物理相關(guān)推薦
鄂ICP備17016276號-1