fpga基本設(shè)計(jì)流程ppt課件-展示頁
2025-05-14 12:14本頁面
【正文】 時(shí)序仿真，同時(shí)產(chǎn)生可用于編程的文件。適配所選定的目標(biāo)器件(FPGA/CPLD芯片 )必須屬于原綜合器指定的目標(biāo)器件系列。 由此可見 ， 綜合器工作前 ， 必須給定最后實(shí)現(xiàn)的硬件結(jié)構(gòu)參數(shù) ， 它的功能就是將軟件描述與給定的硬件結(jié)構(gòu)用某種網(wǎng)表文件的方式對應(yīng)起來 ， 成為相應(yīng)互的映射關(guān)系 。 可以說 ， 應(yīng)用 HDL的文本輸入方法克服了上述原理圖輸入法存在的所有弊端 ， 為 EDA技術(shù)的應(yīng)用和發(fā)展打開了一個(gè)廣闊的天地 。原理圖 /VHDL文本編輯 綜合 FPGA/CPLD 適配 FPGA/CPLD 編程下載 FPGA/CPLD 器件和電路系統(tǒng) 時(shí)序與功能 門級仿真 功能仿真 時(shí)序仿真 邏輯綜合器 結(jié)構(gòu)綜合器 isp方式下載 JTAG方式下載 針對 SRAM結(jié)構(gòu)的配置 OTP器件編程 功能仿真 FPGA／ CPLD設(shè)計(jì)流程 應(yīng)用 FP
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1