【正文】 也更快。這樣，輸入信號(hào)變化，立即就可以看到顯示的變化。九十年代之后，示波器技術(shù)得到了飛速發(fā)展。本章主要對(duì)示波器的國內(nèi)外發(fā)展現(xiàn)狀和本文所做的研究工作做簡要的介紹?？梢愿鶕?jù)自己的需要進(jìn)行相關(guān)的改進(jìn)，例如對(duì)外圍電路做進(jìn)一步地?cái)U(kuò)展。然后把AD轉(zhuǎn)換后的數(shù)據(jù)送到FPGA中，并把數(shù)據(jù)保存到FPGA中的FIFO中，F(xiàn)PGA中的電路主要包括有FIFO、觸發(fā)系統(tǒng)、峰值檢測、時(shí)基電路等。信號(hào)進(jìn)來首先經(jīng)過前端的調(diào)節(jié)電路把信號(hào)電壓調(diào)整到AD的輸入電壓范圍之內(nèi)，這里調(diào)節(jié)電路主要是由信號(hào)衰減電路和信號(hào)放大電路所組成。從各個(gè)方面考慮，選用了DSP、FPGA和單片機(jī)的方案來設(shè)計(jì)整個(gè)系統(tǒng)。五、指導(dǎo)教師意見：　　　　　　　　　　　　 指導(dǎo)教師簽名： 2010 年 5 月 10 日六、系部意見：　　　　　　　　　　　 系主任簽名： 2010年 5 月 11 日常州信息職業(yè)技術(shù)學(xué)院電子與電氣工程學(xué)院 畢業(yè)設(shè)計(jì)論文目錄摘要Abstract第1章 前言………………………………………………………………….1 數(shù)字存儲(chǔ)示波器的發(fā)展概況…………………………………………….1 本文所做的研究工作…………………………………………………….1第2章 示波器的工作原理……………………………………………..3 模擬示波器的基本工作原理…………………………………………….3 數(shù)字存儲(chǔ)示波器的工作原理…………………………………………….4第3章 DSP處理器和FPGA的開發(fā)過程簡介…………………..5 DSP處理器的開發(fā)過程和應(yīng)用…………………………………………..5 FPGA的開發(fā)過程與應(yīng)用 ……………………………………………….6第4章 整體設(shè)計(jì)方案…………………………………………………….8 系統(tǒng)整體設(shè)計(jì)流程圖…………………………………………………….8 整個(gè)系統(tǒng)的性能指標(biāo)…………………………………………………….9 系統(tǒng)的實(shí)現(xiàn)方案………………………………………………………….9 元器件的選擇…………………………………………………………...11第5章 整個(gè)系統(tǒng)硬件設(shè)計(jì)…………………………………………12 前端數(shù)據(jù)采集部分硬件電路設(shè)計(jì)……………………………………...12 FPGA外圍電路的設(shè)計(jì)和內(nèi)部邏輯電路設(shè)計(jì)………………………….17 DSP部分的硬件設(shè)計(jì)……………………………………………………24第6章 系統(tǒng)軟件設(shè)計(jì)…………………………………………………….29………………………………………………………………29……………………………………………………33……………………………………………………………35第7章 結(jié)束語……………………………………………………………….37答謝辭參考文獻(xiàn)摘要數(shù)字存儲(chǔ)示波器在儀器儀表領(lǐng)域中占有重要的地位，應(yīng)用范圍相當(dāng)廣泛，所以對(duì)示波器的研制有重要的理論和實(shí)際意義?！珪鴮懺O(shè)計(jì)說明書～在指導(dǎo)老師的幫助下進(jìn)行修改，進(jìn)一步完善初稿最終完成設(shè)計(jì)。～研究本次畢業(yè)設(shè)計(jì)的思路,并制定框架。模擬信號(hào)通過AID轉(zhuǎn)換器將信號(hào)輸入給FPGA，F(xiàn)PGA根據(jù)相關(guān)指令進(jìn)行數(shù)據(jù)存儲(chǔ)至RAM或?qū)?shù)據(jù)從RAM讀出送給D／A轉(zhuǎn)換器轉(zhuǎn)換成模擬信號(hào)輸出。三、主要研究（設(shè)計(jì)）方法論述：根據(jù)設(shè)計(jì)指標(biāo)要求，基于FPGA的系統(tǒng)結(jié)構(gòu)主要南模數(shù)轉(zhuǎn)換、數(shù)模轉(zhuǎn)換、FPGA數(shù)據(jù)處理、數(shù)據(jù)存儲(chǔ)四部分組成。將所存儲(chǔ)的信號(hào)通過數(shù)／模轉(zhuǎn)換器AD767轉(zhuǎn)換，用一臺(tái)普通示波器顯示。UT62256具有相互獨(dú)立的數(shù)據(jù)線、地址線、片選線和讀／寫控制線，它們可對(duì)RAM內(nèi)部的存儲(chǔ)單元分時(shí)進(jìn)行讀／寫操作。二、課題研究的主要內(nèi)容：本設(shè)計(jì)的數(shù)據(jù)采集采用高速模／數(shù)轉(zhuǎn)換器ADl674(A／D)，直接用FPGA準(zhǔn)確定時(shí)控制ADC的采樣速率，實(shí)現(xiàn)整個(gè)頻段的全速采樣。本文采用基于FPGA的方式進(jìn)行數(shù)據(jù)采集、數(shù)據(jù)處理等功能的設(shè)計(jì)。數(shù)字存儲(chǔ)示波器(DS0)是模擬示波器技術(shù)、數(shù)字化測量技術(shù)、計(jì)算機(jī)技術(shù)的綜合產(chǎn)物，它主要以微處理器、數(shù)字存儲(chǔ)器、A／D轉(zhuǎn)換器和D／A轉(zhuǎn)換器為核心，輸入信號(hào)首先經(jīng)A／D轉(zhuǎn)換器轉(zhuǎn)換成數(shù)字信號(hào)，然后存儲(chǔ)在RAM中，需要時(shí)再將RAM中的內(nèi)容讀出，經(jīng)D／A轉(zhuǎn)換器恢復(fù)為模擬信號(hào)顯示在示波器上，或者通過接口與計(jì)算機(jī)相連對(duì)存儲(chǔ)的信號(hào)作進(jìn)一步處理，這樣可大大改進(jìn)顯示特性，增強(qiáng)功能，便于控制和智能化。然后把AD轉(zhuǎn)換后的數(shù)據(jù)送到FPGA中，并把數(shù)據(jù)保存到FPGA中的FIFO中，F(xiàn)PGA中的電路主要包括有FIFO、觸發(fā)系統(tǒng)、峰值檢測、時(shí)基電路等。整個(gè)系統(tǒng)采用單通道的方式，信號(hào)進(jìn)來首先經(jīng)過前端的調(diào)理電路把信號(hào)電壓調(diào)整到AD的輸入電壓范圍之內(nèi)，這里調(diào)節(jié)電路主要是由信號(hào)衰減電路和信號(hào)放大電路所組成。畢業(yè)設(shè)計(jì)（畢業(yè)論文）系 別： 電子與電氣工程學(xué)院 專 業(yè)： 電子信息工程技術(shù) 班 級(jí)： 學(xué) 生 姓 名： 學(xué) 生 學(xué) 號(hào)： 設(shè)計(jì)（論文）題目： 基于FPGA技術(shù)的數(shù)字存儲(chǔ)示波器設(shè)計(jì) 指 導(dǎo) 教 師： 設(shè) 計(jì) 地 點(diǎn)： 起 迄 日 期： 常州信息職業(yè)技術(shù)學(xué)院電子與電氣工程學(xué)院 畢業(yè)設(shè)計(jì)論文畢業(yè)設(shè)計(jì)（論文）任務(wù)書專業(yè) 電子信息 班級(jí) 姓名 一、課題名稱： 基于FPGA技術(shù)的數(shù)字存儲(chǔ)示波器設(shè)計(jì) 二、主要技術(shù)指標(biāo)： （1） 帶寬：100MHz （2）垂直靈敏度：10mv—5v/div （3） 水平靈敏度：—5s/div （4）輸入阻抗：1MΩ （5）存儲(chǔ)深度：4KB （6）顯示：LED （7）通道：單通道 等 三、工作內(nèi)容和要求：本設(shè)計(jì)的數(shù)據(jù)采集采用高速模／數(shù)轉(zhuǎn)換器ADl674(A／D)，直接用FPGA準(zhǔn)確定時(shí)控制ADC的采樣速率，實(shí)現(xiàn)整個(gè)頻段的全速采樣。數(shù)據(jù)的存儲(chǔ)采用雙口RAM(UT62256)存儲(chǔ)采樣量化后的波形數(shù)據(jù)，同樣用FPGA控制RAM的地址線。調(diào)節(jié)后的信號(hào)再送到AD變換電路里面完成信號(hào)的數(shù)字化。 主要參考文獻(xiàn)：[1]楊剛、龍海燕．現(xiàn)代電子技術(shù)一VHDL與數(shù)字系統(tǒng)設(shè)計(jì)[M]．北京：電子工業(yè)出版社．2004． [2]侯伯亨、顧新．VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計(jì)[M]．西安：兩安電子科技人學(xué)．1999． [3]潘松下、國棟帥．L實(shí)用教程[M]．成都：成都電子科技大學(xué)出版社．2000． [4]潘松下、黃繼業(yè)．EDA技術(shù)實(shí)用教程[M]北京：科學(xué)出版社．2002． [5]王振紅．VHDL數(shù)字電路設(shè)計(jì)與應(yīng)用實(shí)踐教程[M]．北京機(jī)械工業(yè)出版社．2003． 學(xué) 生（簽名） 2010年 5月 7日 指 導(dǎo) 教師（簽名） 2010年 5月10日 教研室主任（簽名） 2010年 5月10日 系 主 任（簽名 ） 2010年 5月12日畢業(yè)設(shè)計(jì)（論文）開題報(bào)告設(shè)計(jì)（論文題目）基于FPGA技術(shù)的數(shù)字存儲(chǔ)示波器設(shè)計(jì)一、選題的背景和意義：高速數(shù)字化采集技術(shù)和FPGA技術(shù)的發(fā)展已經(jīng)對(duì)傳統(tǒng)測試儀器產(chǎn)生了深刻的影響。這種DSO中看到的波形是由采集到的數(shù)據(jù)經(jīng)過重構(gòu)后得到的波形，而是加到輸入端上信號(hào)的波形。這種設(shè)計(jì)方案在高速數(shù)據(jù)采集上具有很多優(yōu)點(diǎn)，如體積小、功耗低、時(shí)鐘頻率高、內(nèi)部延時(shí)小、全部控制邏輯由硬件完成等，另外編程配置靈活、開發(fā)周期短、利用硬件描述語言來編程，可實(shí)現(xiàn)程序的并行執(zhí)行，這將會(huì)大大提高系統(tǒng)的性能，有利于在系統(tǒng)設(shè)計(jì)和現(xiàn)場運(yùn)行后對(duì)系統(tǒng)進(jìn)行修改、調(diào)試、升級(jí)等。數(shù)據(jù)的存儲(chǔ)采用雙口RAM(UT62256)存儲(chǔ)采樣量化后的波形數(shù)據(jù)，同樣用FPGA控制RAM的地址線。并且互不影響，解決了高速存儲(chǔ)和讀取的問題。該系統(tǒng)資源利用率較高，數(shù)據(jù)轉(zhuǎn)換和存儲(chǔ)采用獨(dú)立集成芯片；系統(tǒng)控制以FPGA為核心，從而提高了系統(tǒng)的性能，且易于實(shí)現(xiàn)系統(tǒng)的升級(jí)。由垂直分辨率大于或等于32點(diǎn)／div可失NA／D、D／A轉(zhuǎn)換器至少8位，系統(tǒng)選用AD976(16位A／D轉(zhuǎn)換器)和AD669(16位D／A轉(zhuǎn)換器)，由于受PLC I／OH數(shù)量的影響，AD976和DA669使用其中13位，RAM選HM6264(64k)，時(shí)鐘采用125kHz，PLC選用EPFl0K10LC84—3。步驟：硬件電路的設(shè)計(jì)與調(diào)試 軟件的設(shè)計(jì)及調(diào)試 整體調(diào)試與測試四、設(shè)計(jì)（論文）進(jìn)度安排：時(shí) 間工 作 內(nèi) 容～熟悉課題，明確任務(wù)要求，調(diào)研，收集資料。～根據(jù)框架內(nèi)容完成設(shè)計(jì)論文初稿?！閷?shí)相關(guān)論點(diǎn)、論據(jù)，準(zhǔn)備畢業(yè)設(shè)計(jì)的答辯。本文針對(duì)數(shù)字存儲(chǔ)示波器的設(shè)計(jì)進(jìn)行了深入的研究，旨在研制出100MHz帶寬的數(shù)字存儲(chǔ)示波器。整個(gè)系統(tǒng)采用單通道的方式。調(diào)節(jié)后的信號(hào)再送到AD變換電路里面完成信號(hào)的數(shù)字化。由于本文采用FPGA，使得數(shù)字存儲(chǔ)示波器的設(shè)計(jì)比較靈活，容易升級(jí)。關(guān)鍵詞：DSP；FPGA；LCD；單片機(jī)；數(shù)字存儲(chǔ)示波器ABSTRACTDigital storage oscilloscopes play an important role in the field of instrumentation，it has a wide range of applications，the development of the oscilloscope has a very important theoretical and practical significance．In this paper, we have do a lot of work to the design of digltal storage oscilloscope．The goal is aimed at the development of the repeat 100MHz bandwidth digital storage oscilloscope．Considereing from various aspects，we select DSP,FPGA and microcontroller to design the whole system．The whole system is single channel．The signa that e in from the first frontend have been changed a fit voltage which put into a voltage signal AD．Frontend circmts here mainly are posed of by signal attenuation and signal amplifier circuit．After the frontend,the signals have changes th