【正文】 圖 4 Geate HDL界面 運(yùn)用 QuatusⅡ檢驗(yàn)濾波效果 用 quartusⅡ打開設(shè)計(jì)好的文件如圖 5所示。將 Filter target language 設(shè)置為 Verilog。從圖中可以觀察其幅度響應(yīng)、相位響應(yīng)，也可以觀察到脈沖響應(yīng)、階躍響應(yīng)、濾波器的零極點(diǎn)繪制圖和系統(tǒng)函數(shù)的各個(gè)系數(shù)等指標(biāo)。 FDAFOOL 是 MATLAB 中的一種圖形用戶工具，可以為設(shè)計(jì)提供一個(gè)綜合簡(jiǎn)便的圖形用戶界面。它具有融合計(jì)算、可視化、程序設(shè)計(jì)的一個(gè)交互式的環(huán)境，可以使得我們更 直觀而且更方便的進(jìn)行研究和應(yīng)用。本次設(shè)計(jì)用的是低通數(shù)字濾波器如下圖 2所示。因此輸入序列的頻譜 X( jTe? )經(jīng)過(guò)濾波后，變?yōu)镠( jTe? )X( jTe? )，按照 X( jTe? )的特點(diǎn)和處理信號(hào)的目的，選取適當(dāng)?shù)?H( jTe? )使得濾波后的 H( jTe? )X( jTe? )符合所需要的要求。如下圖 1所示。 假設(shè)輸入序列是 x(n)，離散或者數(shù)字濾波器對(duì)單位的抽樣序列 ()n? 的響應(yīng)為 h(n)。 MATLAB 一般可以用來(lái)做數(shù)值分析、數(shù)值和符號(hào)計(jì)算、 控制系統(tǒng)的設(shè)計(jì)與仿真、工程與科學(xué)繪圖、財(cái)務(wù)與金 融工程、通訊系統(tǒng)設(shè)計(jì)與仿真、數(shù)字圖像處理技術(shù)等。因此， FPGA的使用非常靈活。當(dāng)需要修改 FPGA功能時(shí)，只需換一片 EPROM 即可。掉電后， FPGA恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此， FPGA能夠反復(fù)使用。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。 一般來(lái)說(shuō)， FPGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一 [5]。 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array）這樣一個(gè)概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和內(nèi)部連線（ Interconnect）三個(gè)部分。 3 FPGA 簡(jiǎn)介 FPGA（ Field－ Programmable Gate Array）是現(xiàn)場(chǎng)可編程門陣列的簡(jiǎn)稱，它是在 PAL、GAL、 CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。 實(shí)驗(yàn)開發(fā)系統(tǒng) 提供芯片下載電路及 EDA實(shí)驗(yàn) /開發(fā)的外圍資源，供硬件驗(yàn)證用。在適配之后， Quartus II 生成供時(shí)序仿真用的 EDIF、 VHDL和 Verilog這三種不同格式的網(wǎng)表文件 [3]。 Quartus II:支持原理圖、 VHDL和 Verilog 語(yǔ)言文本文件以及波形與 EDIF等格式的文件作為設(shè)計(jì)輸入，并支持這些 文件的任意形式混合設(shè)計(jì)。 軟件開發(fā)工具 當(dāng)前比較流行的 EDA軟件工具有 Altera公司的 quartusⅡ、 Lattice 公司的 ispexpert、Xilinx公司的 foundation Series。 硬件描述語(yǔ)言 VHDL：在電子科技工程領(lǐng)域里，作為 IEEE的 工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言，已成為通用的硬件描述語(yǔ)言。 FPGA包括可編程邏輯單元，可編程輸入 /輸出單元和可編程連線三個(gè)部分；而 CPLD則包括可編程邏輯宏單元，可編程輸入 /輸出單元和可編程內(nèi)部連線。 大規(guī)?？删幊唐骷? 可編程邏輯器件（ PLD）是一種由用戶變成以實(shí)現(xiàn)某種邏輯功能的新型邏輯器件。 2 EDA 技術(shù)的主要內(nèi)容 EDA (Electronic Design Automation)是指利用計(jì)算機(jī)完成電子系統(tǒng)的設(shè)計(jì)，以計(jì)算機(jī)和微電子技術(shù)為先導(dǎo)，匯集了計(jì)算機(jī)圖形學(xué)、邏輯學(xué)、微電子工藝和結(jié)構(gòu)學(xué)以及計(jì)算數(shù)學(xué)等多種計(jì)算機(jī)應(yīng)用學(xué)科最新成果的先進(jìn)技術(shù)。 本次設(shè)計(jì)的基于 FPGA的數(shù)字低通濾波器是圍繞 EP2C8Q208C8芯片添加輸入和輸出電路而成的。數(shù)字濾波器； QUARTUSⅡ 目 錄 1 引言 .............................................. 4 2 EDA 技術(shù)的主要內(nèi)容 ................................. 4 大規(guī)模可編程器件 ............................... 4 硬件描述語(yǔ)言 .................................. 4 軟件開發(fā)工具 .................................. 4 實(shí)驗(yàn)開發(fā)系統(tǒng) .................................. 5 3 FPGA 簡(jiǎn)介 .......................................... 5 4 MATLAB 簡(jiǎn)介 ........................................ 5 5 數(shù)字濾波器的工作原理 ............................... 6 6 低通濾波器的基本特性 ................................ 6 7 用 MATLTAB 設(shè)計(jì)低通濾波器 ............................ 7 在 MATLAB 中進(jìn)行仿真設(shè)計(jì) ........................ 7 運(yùn)用 QuatusⅡ檢驗(yàn)濾波效果 ....................... 9 結(jié)果記錄 ..................................... 12 8 結(jié)束語(yǔ) ........................................... 12 致謝 .............................................. 13 參考文獻(xiàn)： ......................................... 13 附錄： ............................................. 15 1 引言 隨著現(xiàn)在科學(xué)技術(shù)的高速發(fā)展，高精度集成電路的使用，生產(chǎn)力有了大幅度的發(fā)展，快捷的 EDA工具，使用集成化設(shè)計(jì)環(huán)境，需要更快的速度來(lái)開發(fā)出質(zhì)量一流性能優(yōu)良的電子產(chǎn)品，這對(duì)于 EDA技術(shù)有了更高的要求了。利用 FPGA，在 QUARTUSⅡ平臺(tái)上使用 VHDL 銀劍描述語(yǔ)言改變?yōu)V波器的系數(shù)和階數(shù)，通過(guò)結(jié)合 MATLAB 工具軟件的輔助設(shè)計(jì)，使低通濾波器具有快速、靈活硬件資源損耗少。 泉 州 師 范 學(xué) 院 畢業(yè)論文（設(shè)計(jì)） 題 目 基于 FPGA 的數(shù)字低通濾波器 物理與信息工程 學(xué) 院 電子信息科學(xué)與技術(shù) 專 業(yè) 07 級(jí) 學(xué)生姓名 學(xué) 號(hào) 指導(dǎo)教師 職 稱 講師 完成日期 2020 年 4 月 教務(wù)處 制 基于 FPGA 的數(shù)字低通濾波器 物理信息工程學(xué)院 電子信息科學(xué)與技術(shù)專業(yè) 指導(dǎo)老師：講師 【摘 要】：低通濾波器 是讓某一頻率以下的信號(hào)分量通過(guò)，而對(duì)該頻率以上的信號(hào)分量大大抑制的電容、電感與電阻等器件的組合裝置。數(shù)字濾波器能夠滿足對(duì)于相位特性跟幅度的嚴(yán)格要求，能夠改善模擬濾波器無(wú)法解決的電壓和溫度漂移還有噪聲等問(wèn)題。 【關(guān)鍵詞】： FPGA； MATLAB。未來(lái)的 EDA技術(shù)將在仿真、時(shí)序分析、集成電路自動(dòng)測(cè)試、高速印刷電路板設(shè)計(jì)及開發(fā)操作平臺(tái)等方面取得新的突破，向著功能強(qiáng)大、簡(jiǎn)單易學(xué)、使用 方便的方向發(fā)展 [1]。用戶通過(guò) QuartusⅡ進(jìn)行編程、仿真、下載到芯片實(shí)現(xiàn)相應(yīng)的功能，簡(jiǎn)單方便，具有很高的實(shí)用價(jià)值。 EDA 技術(shù)一般包括以下四個(gè)方面： 規(guī)?？删幊踢壿嬈骷?； 2 硬件描述語(yǔ)言； 3 軟件開發(fā)工具； 4實(shí)驗(yàn)開發(fā)系統(tǒng)。 FPGA和 CPLD器件的應(yīng)用廣泛，隨著 EDA技術(shù)的發(fā)展成為電子設(shè)計(jì)領(lǐng)域的重要角色。他們的最明顯特點(diǎn)是高集成度、高速度和高可靠性 [2]。 Verilog:比較使用 RTL級(jí)和門電路級(jí)的描述，綜合過(guò)程比 VHDL簡(jiǎn)單一點(diǎn)，在高級(jí)描述語(yǔ)言方面沒(méi)有 VHDL好。本次設(shè)計(jì)所用的軟件是 quartusⅡ。它具有門級(jí)仿真器，可以進(jìn)行功能 仿真和時(shí)序仿真，能夠產(chǎn)生精確的仿真結(jié)果。它使用便捷，是最易學(xué)易用的 EDA軟件，并支持主流的第三方 EDA 工具，支持除 APEX20K 系列之外所有的 Altera 公司的FPGA/CPLD大規(guī)模邏輯器件 [4]。一般有以下幾個(gè)： ① 在實(shí)驗(yàn)中或者開發(fā)所需要的各種類型的基本信號(hào) 發(fā)生模塊； ② CPLDFPGA輸出信息顯示模塊，例如發(fā)光管的顯示、數(shù)碼的顯示還有聲響指示； ③ 監(jiān)控的程序模塊，提供電路重構(gòu)軟配置； ④ 目標(biāo)芯片適配座。它是作為專用集成電路（ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA的基本特點(diǎn)一般有以下幾個(gè)方面： ①采用 FPGA設(shè)計(jì) ASIC電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片； ② FPGA可做其它全定制或半定制 ASIC電路的中試樣片； ③ FPGA內(nèi)部有豐富的觸發(fā)器和 I／ O引腳； ④ FPGA是 ASIC電路中設(shè)計(jì)周期最短、風(fēng)險(xiǎn)最小、開發(fā)費(fèi)用最低的 器件之一； ⑤ FPGA采用高速 CHMOS工藝，功耗低，可以與 CMOS、 TTL電平兼容。 FPGA 是由存放在片內(nèi) RAM 中的程序來(lái)設(shè)置其工作狀態(tài)的，因此，工作時(shí)需要對(duì)片內(nèi)的RAM進(jìn)行編程。 加電時(shí)， FPGA芯片將 EPROM中數(shù)據(jù)讀入片內(nèi)編程 RAM中，配置完成后， FPGA進(jìn)入工作狀態(tài)。 FPGA的編程無(wú)須專用的 FPGA 編程器，只須用通用的 EPROM、 PROM 編程器即可。這樣，同一片 FPGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。 4 MATLAB 簡(jiǎn)介 MATLAB 是美國(guó) MathWorks公司出品的商業(yè)數(shù)學(xué)軟件，用于算法開發(fā)、數(shù)據(jù)可視化、數(shù) 據(jù)分析以及數(shù)值計(jì)算的高級(jí)技術(shù)計(jì)算語(yǔ)言和交互式環(huán)境，主要包括 MATLAB和 Simulink兩大部分。 5 數(shù)字濾波器的工作原理 數(shù)字濾波器一般包括無(wú)限沖激響應(yīng)（ IIR）系統(tǒng)和有限沖激響應(yīng)（ FIR)系統(tǒng)。 ()n?在時(shí)域離散信號(hào)里面和系統(tǒng)中起的作用是和單位沖激函數(shù)在時(shí)域連續(xù)信號(hào)和系統(tǒng)中所起的作用是一樣的。 圖 1 數(shù)字濾波器原理 數(shù)字濾波器的序列 y(n)是這兩個(gè)序列的離散卷積，即 ( ) ( ) ( )ky n h k x n k?????? 兩個(gè)序列卷積的 z變換等于個(gè)自 z變換的乘積，即 Y(z)=H(z)X(z) 用 jTe? 代入上式， T為抽樣周期，可得 Y( jTe? )=H( jTe? )X( jTe? ) 式中 X( jTe? )和 Y( jTe? )分別為數(shù)字濾波器輸入序列和輸出序列的頻譜， H( jTe? )是單位抽樣序列響應(yīng) h(n)的頻譜。 6 低通濾波 器的基本特性 數(shù)字濾波器的差分方程表示為： x(n) x(z) 數(shù)字濾波器 h(n),H(z) y(n) y(z) 10( ) ( ) ( )NMkkiky n b y n i a x n k??? ? ? ??? 系統(tǒng)函數(shù)為 01()()() 1M kkKN ikIazYzHz Xzbz????????? 數(shù)字濾波器的特性通常用頻率響應(yīng)函數(shù) ()jHe? 來(lái)描述的。 ()()0j cjccHeHe ?? ??? ? ?? ??? ? ???? 圖 2 低通濾波器的頻譜 7 用 MATLTAB 設(shè)計(jì)低通濾波器 當(dāng)前數(shù)字濾波器有很多現(xiàn)成的高級(jí)語(yǔ)言設(shè)計(jì)程序，但是因?yàn)檫\(yùn)用 MATLAB可以使得數(shù)字濾波的研究和應(yīng)用更直觀便捷還有高效率。 在 MATLAB 中進(jìn)行仿真設(shè)計(jì) 在利用 MATLAB設(shè)計(jì)低通濾波器時(shí)，通過(guò)利用 FDAFOOL工具可以非常方便的設(shè)計(jì)出數(shù)字低通濾波器，設(shè)計(jì)過(guò)程比較簡(jiǎn)單，編寫的程序也不會(huì)很長(zhǎng)，是很容易設(shè)計(jì)出來(lái)的。本次設(shè)計(jì)的低通濾波器的指標(biāo)為：模擬信號(hào)采樣頻率 FS=,通帶截止頻率Fpass=,阻帶截止頻率 Fstop=，在圖 3 界面中設(shè)置好各項(xiàng)參數(shù)，選擇 FIR 的Equiripple濾波器，然后點(diǎn)擊 Design Filter，就可以得到所設(shè)計(jì)濾波器的模型。然后點(diǎn)擊 Targets選項(xiàng)中的 GenerateHDL,會(huì)出現(xiàn)如圖 4 的()jHe? 2?? sf? ?? 2sf? c?? cf? ? 2sf 2? sf