【正文】 在選擇不同的時(shí)基頻率時(shí)不是直接對AD頻率去進(jìn)行控制，因?yàn)锳D頻繁地切換時(shí)。而是用戶時(shí)基的控制是通過時(shí)鐘頻率去控制FIFO的讀寫時(shí)鐘來間接的實(shí)現(xiàn)不同頻率之間的切換。AD9283的采樣精度為8位，最大采樣時(shí)鐘為100MHz，它所產(chǎn)生的數(shù)據(jù)量相當(dāng)大，所以對FIFO的要求也比較高。圖57 A/D轉(zhuǎn)換的電路圖 FPGA外圍電路的設(shè)計(jì)和內(nèi)部邏輯電路設(shè)計(jì)整個(gè)前端電路的控制都是有FPGA來完成。然后根據(jù)FIFO的讀寫時(shí)鐘的情況。把數(shù)據(jù)保存在緩沖區(qū)FIFO中。就使得讀時(shí)鐘和寫始終一致。數(shù)據(jù)不斷的刷新。一直觸發(fā)信號(hào)的到來。寫時(shí)鐘繼續(xù)有效。直到寫滿為止。DSP得知ADC停止工作后，DSP從FPGA中讀取一定的數(shù)據(jù)，然后進(jìn)行相關(guān)數(shù)據(jù)處理，并把數(shù)據(jù)寫入到存儲(chǔ)器對應(yīng)的單元中。這時(shí)DSP再從存儲(chǔ)器中讀出波形數(shù)據(jù)，送入控制端顯示。由圖可以看出FPGA的供電有兩種形式。 圖58 FPGA外圍電路的電源和晶振電路 FPGA的配置FPGA的配置下載方式：主動(dòng)配置方式(AS)和JTAG配置方式。所有的配置數(shù)據(jù)都是保存在該芯片中，加電后數(shù)據(jù)通過芯片的DATA0引腳送入FPGA內(nèi)部。斷電后，因?yàn)镕PGA內(nèi)部采用的是SRAM工藝，所以不能本身不能進(jìn)行數(shù)據(jù)的保存。所以FPGA上電后，每次都需要重新配置數(shù)據(jù)。主要用于芯片測試等功能，使用IEEE Std l ，支持JAM STAPL標(biāo)準(zhǔn)，可以使用Altera下載電纜或主控器來完成。一般fpga配置信息使用編程器將設(shè)計(jì)所得的pof或者SOF格式的文件燒錄進(jìn)去。本系統(tǒng)中使用到的EPlC3T144芯片采用了AS和JTAG兩種配置方式。通過下載電纜編程的串行配置器件用AS配置方式對EPlC3T1448C器件進(jìn)行配置的連接。具體連接見圖59所示：圖 59 FPGA的配置 FPGA內(nèi)部邏輯電路的設(shè)計(jì)與實(shí)現(xiàn)整個(gè)FPGA內(nèi)部邏輯電路圖的設(shè)計(jì)如圖517所示。下面對各個(gè)電路的實(shí)現(xiàn)再作詳細(xì)的介紹。這里FIFO是一個(gè)先進(jìn)先出的存儲(chǔ)器，因?yàn)樗鼪]有地址線，所以操作起來也很方便，同時(shí)利用它可同時(shí)進(jìn)行讀寫操作的事實(shí)，使得預(yù)觸發(fā)電路設(shè)計(jì)變得更加容易。同時(shí)FIFO第一個(gè)讀出來的數(shù)據(jù)是就是第一個(gè)寫進(jìn)的數(shù)據(jù)，這也是它先進(jìn)先出名字的由來。本系統(tǒng)為了節(jié)約成本，以及從提高系統(tǒng)性能的角度來考慮。因?yàn)槲覀冞x擇EPlC3它里面帶有5K存儲(chǔ)空間的可供用戶使用，并且能夠在高速時(shí)鐘下工作。A/D的采樣率采用固定的時(shí)鐘頻率，為100MHz，而FIFO的寫時(shí)鐘是根據(jù)用戶對信號(hào)檢測的需要，分別由時(shí)基電路產(chǎn)生的時(shí)鐘來進(jìn)行控制。③地址譯碼電路以及存儲(chǔ)空間的分配C54X系列DSP存儲(chǔ)器分為三個(gè)獨(dú)立的空間，他們分別為64千字的程序空間、64千字的數(shù)據(jù)空間和64千字的I/O空間，其中程序存儲(chǔ)器存放程序代碼以及程序運(yùn)行過程中需要經(jīng)常用到的某些常數(shù)。I/O存儲(chǔ)器存放與映象外圍接口相關(guān)的數(shù)據(jù)，也可以作為附加的數(shù)據(jù)存儲(chǔ)空間使用。這三個(gè)空間的尋址范圍取決于DSP芯片地址線數(shù)目。④觸發(fā)電路及觸發(fā)模式該觸發(fā)系統(tǒng)電路主要包括觸發(fā)源選擇、觸發(fā)比較、預(yù)觸發(fā)等，具體結(jié)構(gòu)圖如圖圖510所示。由于AD的采樣時(shí)鐘與寫入時(shí)鐘同步，轉(zhuǎn)換后的數(shù)據(jù)根據(jù)寫時(shí)鐘寫入到FIFO中。當(dāng)FIFO達(dá)到預(yù)觸發(fā)深度時(shí)，釋放觸發(fā)信號(hào)。具體的觸發(fā)系統(tǒng)電路圖如圖511，該電路圖由Iprn_fifoO、pre_trig、WW組成，完成了觸發(fā)源選擇、觸發(fā)比較、預(yù)觸發(fā)等功能。(2)觸發(fā)源選擇、觸發(fā)比較電路的設(shè)計(jì)觸發(fā)比較電路設(shè)計(jì)的具體電路圖如圖圖512所示：該模塊主要實(shí)現(xiàn)觸發(fā)比較和觸發(fā)源的選擇，由比較器、選擇器和D觸發(fā)器組成的。triggcr_l里為一個(gè)D觸發(fā)器。該模塊的工作過程可以分為五個(gè)階段：復(fù)位、開始寫入FIFO、預(yù)采樣、正式采樣和數(shù)據(jù)的提取。他是控制FIFO讀寫速度的一個(gè)電路。同時(shí)在這里要對數(shù)字存儲(chǔ)示波器的頻率有所了解，它與模擬示波器的時(shí)基電路的工作原理是不同的。而與存儲(chǔ)器的讀出的速度無關(guān)。圖514時(shí)基電路上圖514是時(shí)基電路分頻電路圖。然后由CPU根據(jù)實(shí)測信號(hào)頻率選擇一個(gè)適當(dāng)?shù)臅r(shí)基，送到FIFO作為讀時(shí)鐘或者寫時(shí)鐘。本系統(tǒng)中采用一片型號(hào)為SN74L、H16374ADGGR的芯片。⑥峰值檢測電路在實(shí)際電路設(shè)計(jì)中，AD采用固定的采樣率，經(jīng)過AD轉(zhuǎn)換后的數(shù)據(jù)鎖存到鎖存器中。從第二個(gè)采樣時(shí)鐘開始后，最大、最小值寄存器的輸出數(shù)據(jù)分別輸入到兩個(gè)比較器中，作為比較器的輸入信號(hào)。然后是鎖存器中的新數(shù)據(jù)和最大、最小值寄存器中的數(shù)據(jù)進(jìn)行比較，決定是否要更新寄存器中的數(shù)據(jù)。然后再寫入最大、最小值存儲(chǔ)器。最后就可以在寫時(shí)鐘脈沖的作用下，最大、最小值的數(shù)據(jù)就可以按照一定順序分別從中讀取出來。具體原理如圖516所示。 圖515峰值檢測原理圖516峰值檢測電路仿真時(shí)序波形圖 圖517 整個(gè)FPGA中的內(nèi)部邏輯結(jié)構(gòu) DSP部分的硬件設(shè)計(jì)DSP作為系統(tǒng)的核心部分，主要用來對數(shù)據(jù)進(jìn)行相關(guān)處理。下面對各個(gè)功能模塊加以介紹。ST39LF/VFl60是一個(gè)1M16的CMOS多功能程序存儲(chǔ)器?？焖僮x訪問時(shí)間SST39VFl60為70ns和90ns。 LCD模塊顯示模塊是直接與用戶打交道的一個(gè)非常重要的模塊，因?yàn)榭紤]到DSP的性質(zhì)和整個(gè)系統(tǒng)速度的要求，所以對于LCD的控制，選擇另外一個(gè)單片機(jī)來專門控制LCD的顯示。HD61202內(nèi)藏64X64=4096位顯示RAM，RAM中每位數(shù)據(jù)對應(yīng)LCD屏上一個(gè)點(diǎn)的亮、暗狀態(tài)。同時(shí)它可直接與51系列微處理器接口相連。CSA、CSB為00時(shí)，選通IID61202(1)：為0l時(shí)，選通HD61202(2)：為lO時(shí)，選通HD6202(3)。4：VCC+5V電源。6：D/I數(shù)據(jù)/指令選擇D/I=I，數(shù)據(jù)操作；D/I0，寫指令或讀狀態(tài)。8：R讀寫使能信號(hào)在E下降沿，數(shù)據(jù)被鎖存(寫)入HD61202；在E高電平期間，數(shù)據(jù)被讀出。LCD接口電路原理如圖519所示。由于單片機(jī)芯片與LCD接口相關(guān)引腳都是多功能引腳，所以在具體使用LCD接口時(shí)要進(jìn)行相應(yīng)的寄存器設(shè)置。電路圖如圖53534所示。管理鍵盤等。然后傳到DSP中去。 DSP的調(diào)試口一一JTAG接口JTAG又稱聯(lián)合行動(dòng)測試小組，它是一種國際標(biāo)準(zhǔn)測試協(xié)議，主要應(yīng)用用于芯片內(nèi)部測試。DSP的JTAG接口有4線：TMS、TCK、TDI、TDO，他們分別為模式選擇、時(shí)鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線。如果是單純的軟件仿真，只能是功能性的驗(yàn)證作用，就不能夠準(zhǔn)確反映程序在DSP中的運(yùn)行情況。圖520是DSP的調(diào)試電路。仿真器即擴(kuò)展開發(fā)系統(tǒng)(XDS)，是進(jìn)行DSP芯片軟硬件開發(fā)的最佳工具。圖520 DSP的調(diào)試電路 電源、晶振及復(fù)位電路模塊電源電路設(shè)計(jì)也是任何系統(tǒng)設(shè)計(jì)中都會(huì)碰到，一般一個(gè)系統(tǒng)中有好幾種不同的電壓。我們給系統(tǒng)供電只要一個(gè)電源就行了。而晶振電路也是非常重要。下面分別本系統(tǒng)對電源和晶振的具體設(shè)計(jì)。由于是便攜式系統(tǒng)，可以采取5V，12V直流電源直接供電。MAX6129用于5V到3V的轉(zhuǎn)換，MAX739用于5V到．5V的轉(zhuǎn)換。圖521給出了電源電壓轉(zhuǎn)換的電路圖。整個(gè)系統(tǒng)有兩種復(fù)位方式：自動(dòng)上電復(fù)位和上電后手動(dòng)復(fù)位。采的是專用的復(fù)位芯片TPS73HD318，上電后手動(dòng)復(fù)位采用的按鈕復(fù)位。一般來說整個(gè)系統(tǒng)軟件可以分為硬件初始化部分；鍵盤處理部分：波形數(shù)據(jù)處理部分；波形顯示部分。下面主要是介紹系統(tǒng)的初始化軟件和對波形的相關(guān)算法。通常情況下系統(tǒng)初始化主要完成的工作有：完成DSP中相關(guān)寄存器的配置，包括DSP的MCBSP初始化、DSP的狀態(tài)和控制寄存器的配置；完成DSP的程序和數(shù)據(jù)存儲(chǔ)空間的配置以及DSP的時(shí)鐘發(fā)生器等的配置工作；對系統(tǒng)的FLASH的初始化；對單片機(jī)的相關(guān)寄存器進(jìn)行配置；對液晶進(jìn)行復(fù)位，向液晶發(fā)初始化命令，清除液晶顯示緩沖區(qū)、初始化液晶模塊內(nèi)部寄存器等；顯示主界面；設(shè)置默認(rèn)的衰減／放大倍數(shù)；設(shè)置觸發(fā)產(chǎn)生電路的觸化字；初始化鍵盤掃描電路：初始化觸發(fā)電路(包括對FIFO的清空處理等)，其中包括觸發(fā)信號(hào)是來自內(nèi)部還是外部，上升沿還是下降沿觸發(fā)，自動(dòng)觸發(fā)還是單次觸發(fā)等；根據(jù)時(shí)基大小設(shè)置采樣時(shí)鐘的分頻比等。整個(gè)系統(tǒng)的初始化工作很重要。同時(shí)在在初始化過程當(dāng)中，DSP和單片機(jī)處于關(guān)中斷。 DSP的MCBSP初始化VC5409提供3個(gè)MCBSP串口，它的硬件部分是基于標(biāo)準(zhǔn)串口的，它的特點(diǎn)是：全雙工通信；雙緩沖的發(fā)送和三緩沖接收數(shù)據(jù)存儲(chǔ)器：獨(dú)立的接收、發(fā)送幀和時(shí)鐘信號(hào)；多達(dá)128路的發(fā)送和接收通道；數(shù)據(jù)的大小范圍包括11232位字長；利用U律或者A律的壓縮和擴(kuò)展通信；幀同步和時(shí)鐘信號(hào)的極性可編程等等。比如對MCBSP的串口控制寄存器SPCR串口控制寄存器SPCR串口引腳寄存器PCR、接收和發(fā)送寄存器RCR[1，2]，XCR[1，2]進(jìn)行配置。③等待2個(gè)時(shí)鐘周期，保證內(nèi)部同步④然后就是按照DXR的要求，給出數(shù)據(jù)⑤因?yàn)榈谝徊绞鞘勾趶?fù)位，所以這里要對串口使能。下面就來按照如上的步驟來配置MCBSP串口。這里是McBSP被配置成SPI方式。MCBSP和CPU的通信有3種方式，第一種就是每收到或者發(fā)送一個(gè)單元，置標(biāo)志位，CPU輪詢次標(biāo)志位。第三種就是通過DMA收到或者發(fā)送完一組的單元，再給CPU中斷。這里采樣DMA方式，串口每發(fā)送或者接受一個(gè)單元，都會(huì)自動(dòng)觸化DMA將其搬送到某一個(gè)緩沖區(qū)，等緩沖區(qū)滿或者半滿之后，再產(chǎn)生中斷，這樣CPU就接受中斷而進(jìn)行處理。它有7條指令：①顯示開／關(guān)指令②顯示起始行ROW設(shè)置指令③頁P(yáng)AGE設(shè)置指令④列地址YAddress設(shè)置指令⑤讀狀態(tài)指令⑥寫數(shù)據(jù)指令⑦讀數(shù)據(jù)指令以下是對液晶進(jìn)行初始化的C語言程序：void LcdInit(void){LcdCmdWr(O，0xc0)；LcdCmdWr(1，OxcO)；LcdCmdWr(O，0x3f)；LedCmdWr(1，Ox30；}void LcdCmdWr(bit DispArea，uchar CmdP){if(DispArea==0){LedCSI=I；LcdCS2=O；)else{LcdCSI=O；LcdCS2=I；}LcdDI=0；LcdRW=I；LcdChkBusy0；LcdRW=O；DatBus=CmdP；LcdEN=I；LcdEN=0；} FPGA中部分電路的初始化工作設(shè)置默認(rèn)的衰減/放大倍數(shù)；設(shè)置觸發(fā)產(chǎn)生電路的觸化字；初始化鍵盤掃描電路；初始化觸發(fā)電路(包括對FIFO的清空處理等)，其中包括觸發(fā)信號(hào)是來自內(nèi)部還是外部，上升沿還是下降沿觸發(fā)，自動(dòng)觸發(fā)還是單次觸發(fā)等；這些參數(shù)的初始化主要包括用戶根據(jù)需要在鍵盤上進(jìn)行設(shè)置。因?yàn)镈SP的低8位數(shù)據(jù)線是通過與FPGA中的相關(guān)電路相連接的。下面是設(shè)置這些參數(shù)的一部分程序。0xFFFF))；/*pulse the pre_trig_load0 bit */set_reg(0x3，0x0)；set_reg(0x3，0x 1)；set_reg(Ox3，OxO)；/*再設(shè)置最后3位數(shù)據(jù)*/set_reg(Ox2，(char)((scope_data．pre_triggeramp。一般需要DSP完成信號(hào)的插值算法和DSP的濾波。也就是即使什么都不做，只要采樣頻率達(dá)到一定的采樣率。理論上也可以恢復(fù)出原始的波形。內(nèi)插的種類一般分成直線型和正弦內(nèi)插。這種直接連接起來的方便在顯示正弦波的時(shí)候失真度還是比較大的。對于正弦內(nèi)插來說它適合于被測信號(hào)是曲線型的波形，這個(gè)時(shí)候使用正弦內(nèi)插就比較好了。這里主要介紹一下正弦內(nèi)插的相關(guān)算法。如果它的最高頻率分量為Fm，則只要滿足如下條件，就可以用以T為間隔采樣獲得的Xo(nT)=x(n)甩來恢復(fù)出Xo(t)在時(shí)域的任何值。 濾波這里的濾波算法采用FIR濾波算法。為了解決這個(gè)問題實(shí)時(shí)采樣示波器設(shè)有平滑功能等，濾波減小了信號(hào)的噪音。如何去繪制波形呢。然后就是讓采集進(jìn)來的數(shù)據(jù)如何在液晶屏幕中確定好位置。如果確定好了要顯示數(shù)據(jù)的位置后，相對來說就比較簡單了。下面以MGLS19264為例介紹去確定動(dòng)態(tài)波形的顯示位置。它是8位的AD轉(zhuǎn)換器。因此數(shù)據(jù)轉(zhuǎn)換系數(shù)為128/32=4，數(shù)據(jù)與顯示行號(hào)的轉(zhuǎn)換關(guān)系為：(正數(shù))行號(hào)=坐標(biāo)行一待顯示數(shù)據(jù)/轉(zhuǎn)換系數(shù)；(負(fù)數(shù))行號(hào)=坐標(biāo)行+待顯示數(shù)據(jù)/轉(zhuǎn)換系數(shù)；列號(hào)只要根據(jù)輸入的數(shù)據(jù)順序由0遞增至191。確定位置后，即可根據(jù)顯示形式的不同賦予相應(yīng)的顯示值。置橫坐標(biāo)，初始化號(hào)取數(shù)判斷正負(fù)計(jì)算行號(hào)，列號(hào)，頁號(hào)寫顯示數(shù)據(jù)判斷正負(fù)頁面大于最大頁號(hào)頁號(hào)加以，寫FFT列號(hào)加一列號(hào)大于192結(jié)束YN負(fù)正開始圖62 圖形顯示流程圖第7章 結(jié)束語本文的目的是采用FPGA+DSP+單片機(jī)來設(shè)計(jì)一個(gè)100M(重復(fù)帶寬)的數(shù)字示波器。本文已經(jīng)完成了示波器硬件平臺(tái)的搭建，對前端模擬電路的某些部分做了一下改進(jìn)，觸發(fā)電路部分拋棄了傳統(tǒng)的模擬觸發(fā)方式，采用了全數(shù)字化的觸發(fā)方式。在軟件方面，由于示波器的軟件量是非常龐大的。本文只是完成了硬件平臺(tái)的部分驅(qū)動(dòng)程序。本課題是一個(gè)龐大的系統(tǒng)，其實(shí)踐性很強(qiáng)，涉及知識(shí)非常多，受限于時(shí)I可和個(gè)人的知識(shí)水平，尚存在以下不足之處需要以后加強(qiáng)。包括示波器的帶寬、存儲(chǔ)深度，尤其是存儲(chǔ)深度有待進(jìn)一步提高，同時(shí)DSP的存儲(chǔ)器容量也有待提高。答謝辭日月如梭，轉(zhuǎn)眼間我的大學(xué)生活行將結(jié)束。大學(xué)階段的生活是積極而非常有意義的。首先衷心感謝培養(yǎng)、教育我的導(dǎo)師們。在此，謹(jǐn)夏老師致以最誠摯的感謝!敬祝他身體健康、工作順利！在課題的確定階段，夏瑩老師、吳青萍老師等老師提出了很多寶貴意見，在此對他們表示感謝。感謝常州信息職業(yè)技術(shù)學(xué)院所有的同學(xué)，和他們一起學(xué)習(xí)和生活