【正文】 軟件濾波和對信號的插值算法。初始化完成后，系統(tǒng)就可以進入工作了。下面對幾個重要的初始化過程作一下介紹。這里的初始化主要包括下面幾個過程：①對串口控制寄存器的相關(guān)位置0，是串口復(fù)位②按照系統(tǒng)的相關(guān)要求，對MCBSP進行編程配置。其實MCBSP的串口初始化程序現(xiàn)在比較多，一般只要在原來的程序基礎(chǔ)上，加以修改就可以用到自己的系統(tǒng)上了。第二種就是每收到或者發(fā)送一個單元，給CPU發(fā)送中斷。對串口控制寄存器的相關(guān)位置0，串口復(fù)位stm spcrl 0，spsa0；stm 0000h，spsd0stm spcr20，spsa0stm0000h，spsd0；發(fā)送復(fù)位按照系統(tǒng)的相關(guān)要求，對MCBSP進行編程配置stm spcrl0，spsa0stm 06h，spsd0；stmstmstmstmspcr20，spsa0200h，spsd0；r,cr0，spsa0 ；oeh，spsd0stmstmstmstmstmstmrcr 1 0，spsa00040h，spsd0rcr20，spsa04h，spsd0；xcrl0，spsa0 ；發(fā)送0040h，spsd0；stm xcr20，spsa0 ；發(fā)送stm 4h，spsd0等待2個時鐘周期，保證內(nèi)部同步NOP：NOP：因為第一步是使串口復(fù)位，所以這里要對串口使能stm spcrl 0，spsa0；stm 07h，spsd0stm spcr20，spsa0strn 201h，spsd0；打開緩沖串口 液晶的初始化其實對液晶的顯示工作，主要是理解液晶顯示的初始指令，也就是靈活運行這些指令來實現(xiàn)圖形的顯示，這些指令一般比較簡單，拿MGLSl6294來說。所以DSP要向這些電路發(fā)送數(shù)據(jù)的時候，必須先選中這些電路。Ox070000)16))；/*加一個脈沖進來*/set_reg(Ox3，OxO)；setreg(Ox3，Ox4)；set__reg(Ox3，OxO)；/*設(shè)置示波器的工作模式/*switch(scope_data．scope_mode){case O：i0；break；case 1：i=l；break；case 2：i=6；break；case 3：i=2；break；)/*設(shè)置時鐘分頻值/*i=i I(scope_data．cloek_div《5)；i=i I(scope_data．trig_sel《3)；set_reg(Ox4，i)；/*設(shè)置觸發(fā)值寄存器/*if(scope_data．scope_mode==2){set_reg(Ox2，(char)scope_data．trig value)；set_reg(Ox5，OxO)；set_reg(Ox5，Ox 1)；set_reg(Ox5，OxO)；set_reg(Ox2，(char)(scope_data．trig_value8))；setreg(Ox5，OxO)；setreg(Ox5，Ox2)；setreg(Ox5，OxO)；53else{setreg(0x2，(char)scope_data．trigvalue)；set_reg(0x5，0x0)；setreg(0x5，0x3)；set_reg(0x5，0x0)；}/*初始化DSP的控制和FIFO的寫指針*/set_reg(0x3，0x0)；set reg(0x3，0x10)；set_reg(0x3，0x0)；/*返回/*return；} 數(shù)據(jù)處理的相關(guān)算法數(shù)據(jù)從AD采樣進來后，要很好地恢復(fù)出原來的信號，需要經(jīng)過DSP的相關(guān)處理。把一個一個采樣進來的點顯示到液晶顯示器里面。也就是說在重建波形的時候，可以在顯示這些采樣點的同時，然后采樣點與采樣點之間直接用直線給連接起來。使屏幕上將各個采集的采樣點用幅度和頻率均為可變的最佳正弦擬合曲線連接采用了內(nèi)插的方法。從頻域來看，h(n)實際上起低通濾波器的作用。一個FIR濾波程序如下：_c_int00b startnopnopstart： ssbx FRCTSTM COFFTAB，COFF_PRPT N1 ；將FIR系數(shù)從程序存儲器移動MVPDCOFF_FIR,*COFF_P+；到數(shù)據(jù)存儲器STM INDEX，B叮DEX PSTM DATABUF,DATA PRPTZ A，N1STL A．，*DaTa．P+ ；將數(shù)據(jù)循環(huán)緩沖區(qū)清零STM (DATABUF+N1)，DATA _P；數(shù)據(jù)緩沖區(qū)指針指向x[n(N1)]STM COFFTAB，COF_P ；FIR_TASK：STM INPUT,INBUF_PSTM OUTPUT,OUTBUF_PSTM KS1，BRCRPTBD LOOP1STM N，BK ；FIR循環(huán)緩沖區(qū)大小LD *INBUF_P+,A ；裝載輸入數(shù)據(jù)FIR_FILTER：STL A,*DATA _P+%RPTZ A,NlMAC *DATA_P+0％,*COFF_P+0%,ASTH A,*OUTBUF_ P+LOOP：EEND B EENDEnd 顯示波形也就是在點陣式顯示器的繪圖。也就是如何使得被測波形與液晶顯示的波形數(shù)據(jù)要一一對應(yīng)起來。它的分辨率為19264也就是有192列、64行，因為采用的是AD9283。然后根據(jù)情況再換行就可以了。本設(shè)計中DC一100MHz的被測信號經(jīng)過前端電路把信號調(diào)整到AD輸入電壓的范圍之內(nèi)，經(jīng)過AD轉(zhuǎn)換變成數(shù)字信號，送到DSP中進行相關(guān)處理，之后通過DSP多緩沖串口送到單片機中，再由單片機把要顯示的數(shù)據(jù)顯示到LCD中的這么一個過程，去實現(xiàn)信號波形的檢測。所以要想在很短的時間來完成它也是不可能的。不足之處有：系統(tǒng)整體性能還有待進一步提高。通過大學(xué)階段的學(xué)習(xí)，使我的知識水平得到了一個很大的提高，學(xué)習(xí)能力和分析處理事務(wù)的能力也得到了很大的鍛煉。在學(xué)校學(xué)習(xí)期間，老師的諄諄教導(dǎo)和無微不至的關(guān)懷，給了我無窮的前進動力，鼓舞我更加積極地面對人生。感謝我的父母二十多年來對我的養(yǎng)育之恩和諄諄教誨，再一次深深感謝所有關(guān)心我和愛護我的人!參考文獻[1] 徐東東．基于DSP的數(shù)字示波器的研究[D]．南京：南京信息工程大學(xué)．2006．[2] 張春生．LCD數(shù)字存儲式示波器[D]．浙江：浙江大學(xué)．2003．[4] 蒙寶玉．100MHz數(shù)字存儲示波器型號樣機研究[D]．四川：電子科技大學(xué)．2003．[5] 蔣薇．?dāng)?shù)字存儲示波表的軟件設(shè)計[D]．四川：電子科技大學(xué)．2003．[6] 李世文、潘中良．?dāng)?shù)字存儲示波器中觸發(fā)電路的FPGA設(shè)計與實現(xiàn)[J]．中國儀器儀表．2009．[7] 張寶東、秦石喬、王省書．虛擬數(shù)字存儲示波器中A/D動態(tài)性能的研究[J]．儀器儀表學(xué)報．2008．[8] 毛端海、戚堂有、李忠義．常用電子儀器維修[M]．北京：機械工業(yè)出版社．2005．[9] 王輔春，劉明山．從實例中學(xué)習(xí)ORCAD[M]．北京：機械工業(yè)出版社．2006．[10] 汪安民．DSP嵌入式系統(tǒng)開發(fā)典型案例[M]．北京：人民郵電出版社．2006．
。感謝我的舍友施江山，邵雷云等同學(xué)在學(xué)習(xí)和生活上給予的幫助。這也是和我們的學(xué)校培養(yǎng)、老師的指導(dǎo)和親人朋友的支持分不開的。整個系統(tǒng)LCD的更新速度有點慢，需要不斷改進提高這個系統(tǒng)顯示的更新速度。阿時對示波器所要使用到的相關(guān)算法進行了相關(guān)的研究。同時由于本文采用FPGA，使得數(shù)字存儲示波器的設(shè)計較為靈活，容易升級，可以根據(jù)用戶的需要實現(xiàn)電路的升級。圖形顯示程序流程圖如圖62所示。這樣它采樣進來的數(shù)據(jù)的最大值為+127(對應(yīng)于512mv電壓)，最小值為一128(對應(yīng)于512mv電壓)，這樣一來+127應(yīng)對應(yīng)屏幕的最上一行(O行)，一128對應(yīng)屏幕的最下一行(63行)，0對應(yīng)于橫坐標(biāo)軸(31行)。只要把相應(yīng)的象素點置1就可以了。首先必須確定液晶顯示中波形的顯示坐標(biāo)軸。它的數(shù)學(xué)表示如下所示：FIR的兩大特點：FIR filter的h(n)有限長，只有零點，無極點，因而是穩(wěn)定的；FIR filter在滿足一定條件下，做到具有嚴(yán)格的線性相位；適用于高保真度的信號處理：圖像處理以及數(shù)據(jù)傳輸，語音或音頻信號處理，數(shù)字示波器帶寬已足夠?qū)挘怪膘`敏度相當(dāng)高，顯示出來的噪聲往往很大，這難以避免嚴(yán)重時能將信號淹沒。下面是正弦內(nèi)插的函數(shù)表達式，以及相關(guān)波形：函數(shù)表達式：函數(shù)波形：圖61正弦插值的函數(shù)波形 正弦插值正弦插值程序是基于Nyquist定理而推出的Shannon內(nèi)插公式的實際運用，就是對一個帶限信號毛(f)。但是對于顯示三角波來說這種內(nèi)插方法還是比較好的。但通常采樣率的采樣速率要是帶寬的5倍左右，要使得波形失真少，還需要采用內(nèi)插技術(shù)。 插值算法理論上講通過一個濾波器就可以把信號從中恢復(fù)出來。/*首先要使得FⅡO工作在tri．state狀態(tài)下*/set_dso_eontrol(0x6 I CONTROL—BIDI—BIT)；set_dso_control(0x7 CONTROL—BIDI—BIT)；set_dso_control(0x0)；/*首先設(shè)置前16位數(shù)據(jù)*/set_reg(0x2，(chat)(scope_data．pretriggeramp。然后單片機通過多緩沖串口把用戶設(shè)計好的這些參數(shù)傳到DSP里面。本系統(tǒng)種采用的是第三種方式。實現(xiàn)單片機和DSP的串口通信。⑥等待2個時鐘周期后，接收器和發(fā)送器就激活了。其實對MCBSP的初始化也就是對MEBSP的相關(guān)寄存器進行配置。他是保證示波器能否正常工作的前提。 系統(tǒng)初始化系統(tǒng)上電后，就開始對相關(guān)部件進行初始化。第6章 系統(tǒng)軟件設(shè)計數(shù)字存儲示波器的軟件量是比較大的。圖521 DSP電源電路②晶振和復(fù)位由前面的內(nèi)容可知，整個系統(tǒng)需要兩個時鐘源：AD轉(zhuǎn)換時鐘和DSP系統(tǒng)時鐘，DSP外部提供的時鐘信號頻率為10MHz，F(xiàn)PGA系統(tǒng)時鐘50MHz。由電源電壓可以看出，這里對于電壓的轉(zhuǎn)換芯片有MAX612TPS73HD318和MAX739。它是整個系統(tǒng)能正常工作的保證。一般情況下。一般在仿真的時候，JATG仿真器一端通過JATG接口與DSP系統(tǒng)相連，另一端可以通過USB總線與PC連接，通過PC上運行CCS軟件對目標(biāo)系統(tǒng)進行在線仿真。JTAG在DSP硬件仿真過程中是很重要的。整個單片機的電路設(shè)計如下所示：首先單片機通過10腳和11腳分別與MAX232相連，進行電平轉(zhuǎn)換，這樣就可以和電腦相連，進行串行通信了。比如說是控制液晶顯示。所有LCD接口的硬件連接比較簡單，將LCD接口相關(guān)的引腳與單片機芯片上相應(yīng)的引腳相連即可。7：R/W讀寫選擇信號R/W1，讀選通；R/W=O，寫選通。3：GND系統(tǒng)地。HD61202是列驅(qū)動器，具有64路列驅(qū)動輸出，它可與行驅(qū)動器HD61203配合使用組成顯示驅(qū)動控制系統(tǒng)。同時它的地址和數(shù)據(jù)可鎖存，快速擦除和字編程Word．Program扇區(qū)擦除時間18ms：塊擦除時間18ms典型：芯片擦除時間70ms。整個DSP的電路圖518如下所示： 圖518 DSP的電路圖 FLASH模塊DSP硬件系統(tǒng)中選用了SST39VFl60作為它的程序存儲器。峰值檢測電路的仿真時序圖如圖515所示。也就是FIFO中。同時第二個AD數(shù)據(jù)也鎖存到鎖存器中。用它來直接與MAX4547里面的電子開關(guān)相連接。它由100MHz的頻率分成16種不同頻率，經(jīng)過分頻之后，然后送到一個選擇器里面。因為數(shù)字存儲示波器是將模擬信號經(jīng)過A／D轉(zhuǎn)換后存入存儲器，然后再從存儲器中讀出，故數(shù)據(jù)的寫入存儲器的速度與掃描速度快慢有關(guān)，即與“t/div“的設(shè)置有關(guān)。圖513預(yù)觸發(fā)電路⑤時基電路和模擬通道控制電路(1)時基電路時基電路在數(shù)字存儲示波器中，是一個非常重要的電路。具體實現(xiàn)如下：圖512觸發(fā)比較、觸發(fā)源選擇電路(3)預(yù)觸發(fā)電路圖的設(shè)計這里預(yù)觸發(fā)的具體電路實現(xiàn)如圖圖513所示，它主要包括：一個鎖存器、一個比較器、還有一個triggerl和一個trigger_2。此階段如果觸發(fā)信號未到來，AD采樣來的數(shù)據(jù)寫入FIFO的同時，數(shù)據(jù)也從FIFO中讀出，并且FIFO中的數(shù)據(jù)始終保持為預(yù)觸發(fā)深度，F(xiàn)IFO中存放的數(shù)據(jù)也都是新采樣進來的數(shù)據(jù)；若觸發(fā)信號到來，就禁止FIFO讀時鐘，F(xiàn)IFO的數(shù)據(jù)只寫不讀，當(dāng)FIFO寫滿后，系統(tǒng)就禁止寫時鐘，然后通知處理器從FIFO中提取數(shù)據(jù)并進行處理，處理完后送給LCD進行顯示。圖510觸發(fā)系統(tǒng)總結(jié)構(gòu)圖其工作原理為：當(dāng)啟動AD采樣后，AD進來的數(shù)據(jù)與觸發(fā)字進行比較，根據(jù)觸發(fā)源選擇信號，一旦滿足設(shè)定條件時，會產(chǎn)生觸發(fā)信號，此信號送到Fm嘴制器端。并且在任何一個存儲空間中，RAM，ROM，EPROM，F(xiàn)LASH等外圍設(shè)備都可以駐留在片內(nèi)或者片外。因為本系統(tǒng)做的是單通道，所以A/D進來的數(shù)據(jù)直接進入FIFO，然而如果在峰值檢測時，就要先把A/D采樣進來的數(shù)據(jù)經(jīng)過峰值檢測電路后再進入FIFO中。把FIFO芯片做在FPGA中間。主要因為如果你采用帶地址線的RAM的時候，你存入到存儲器中的數(shù)據(jù)的多少是要知道的，這樣你就需要一個地址計數(shù)器，這樣首先就會增加電路的復(fù)雜性，同時也會占用過多的FPGA邏輯資源。FPGA內(nèi)部邏輯圖主要包括有：FIFO電路、峰值檢測電路、觸發(fā)電路、譯碼電路、數(shù)據(jù)傳輸電路、時基電路等。AS配置方式進行配置時，如下圖所示：串行配置器件上的4個控制引腳NCS、DCLK、ASDI和DArAO分別與EPlC3T1448C的控制信號NCS