基于fpga的電子搶答器的程序設(shè)計(jì)畢業(yè)設(shè)計(jì)-展示頁(yè)
2025-06-27 14:32本頁(yè)面
【正文】 10761993版本。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，IEEE1076之后，各EDA公司相繼推出了自己的VHDL設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和VHDL接口。2 開發(fā)工具簡(jiǎn)介 VHDL語(yǔ)言簡(jiǎn)介VHDL的英文全名是VeryHighSpeed Integrated Circuit HardwareDescription Language,誕生于1982年。 設(shè)計(jì)心得通過(guò)這次課程設(shè)計(jì)，幫助我們加深理解FPGA程序設(shè)計(jì)方法，學(xué)會(huì)quartusII軟件的使用，了解簡(jiǎn)單多功能搶答器組成原理，掌握在quartusII中實(shí)現(xiàn)功能仿真的方法，相應(yīng)地提高動(dòng)手能力和排障能力，并且良好地鞏固已學(xué)的理論知識(shí)，將硬件描述語(yǔ)言語(yǔ)法與實(shí)踐相結(jié)合。編程完成后，使用QuartersII工具軟件進(jìn)行編譯仿真驗(yàn)證。 本論文主要完成的工作本課程設(shè)計(jì)基于VHDL語(yǔ)言，采用FPGA為控制核心，并結(jié)合動(dòng)手實(shí)踐完成，具有電路簡(jiǎn)單、操作方便、靈敏可靠等優(yōu)點(diǎn)。為了使比賽能順利進(jìn)行,需要有一個(gè)能判斷搶答先后的設(shè)備,我們將它稱為智力競(jìng)賽搶答器。 搶答器現(xiàn)狀 在進(jìn)行智力競(jìng)賽搶答題比賽時(shí),各參賽者考慮后都想搶先答題?！霸谙到y(tǒng)可編程”(簡(jiǎn)稱ISP)是指對(duì)器件、電路或整個(gè)電子系統(tǒng)的邏輯功能可隨時(shí)進(jìn)行修改或重構(gòu)的能力,支持ISP技術(shù)的可編程邏輯器件稱為在系統(tǒng)可編程邏輯器件，它不需要專門的編程器，利用計(jì)算機(jī)接口和一根下載電纜就可以對(duì)器件編程了。突出優(yōu)點(diǎn)是可反復(fù)編程,系統(tǒng)上電時(shí),給FPGA加載不同的配置數(shù)據(jù),即可令其完成不同的硬件功能。 程序設(shè)計(jì)完成后要求在quartusII中實(shí)現(xiàn)功能仿真?；疽螅?學(xué)會(huì)quartusII的使用，掌握FPGA 的程序設(shè)計(jì)方法。要求學(xué)生使用硬件描述語(yǔ)言（Verilog 或者 VHDL）設(shè)計(jì)基于FPGA的電子搶答器的源程序。編程完成后，使用QuartersII工具軟件進(jìn)行編譯仿真驗(yàn)證。本設(shè)計(jì)基于VHDL語(yǔ)言，采用FPGA為控制核心，并結(jié)合動(dòng)手實(shí)踐完成，具有電路簡(jiǎn)單、操作方便、靈敏可靠等優(yōu)點(diǎn)。當(dāng)?shù)谝粨尨鹫甙聪聯(lián)尨痖_關(guān)時(shí)，該組指示燈亮以示搶答成功。此次設(shè)計(jì)有4組搶答輸入，每組設(shè)置一個(gè)搶答按鈕供搶答者使用。基于FPGA的電子搶答器的程序設(shè)計(jì)摘 要隨著科學(xué)技術(shù)日新月異，文化生活日漸豐富，在各類競(jìng)賽、搶答場(chǎng)合電子搶答器已經(jīng)作為一種工具得到了較為廣泛的應(yīng)用。顧名思義，電子搶答器是一種通過(guò)搶答者的指示燈顯示、數(shù)碼顯示和警示顯示等手段準(zhǔn)確、公正、直觀地判斷出最先獲得發(fā)言權(quán)選手的設(shè)備。電路具有第一搶答信號(hào)的鑒別和鎖存功能。同時(shí)，電路也具備自鎖功能，保證能夠?qū)崿F(xiàn)在一路成功搶答有效后，其他三路均不能搶答。該四路搶答器使用VHDL硬件描述語(yǔ)言進(jìn)行編程，分為七個(gè)模塊：判斷模塊，鎖存模塊，轉(zhuǎn)換模塊，掃描模塊，片選模塊，定時(shí)報(bào)警模塊和譯碼模塊。關(guān)鍵詞：VHDL，F(xiàn)PGA，四路搶答器，仿真 目錄1 概述 1 設(shè)計(jì)背景 1 搶答器現(xiàn)狀 1 本論文主要完成的工作 1 設(shè)計(jì)心得 22 開發(fā)工具簡(jiǎn)介 3 VHDL語(yǔ)言簡(jiǎn)介 3 FPGA開發(fā)過(guò)程與應(yīng)用 4 FPGA發(fā)展歷程及現(xiàn)狀 4 FPGA工作原理 4 FPGA開發(fā)流程 5 Quartus II軟件 63系統(tǒng)設(shè)計(jì) 8 系統(tǒng)設(shè)計(jì)要求 8 系統(tǒng)設(shè)計(jì)方案 8 系統(tǒng)硬件設(shè)計(jì)方案 8 系統(tǒng)軟件設(shè)計(jì)方案 8 系統(tǒng)原理詳述 104 電路程序設(shè)計(jì)及仿真 12 搶答鎖存模塊設(shè)計(jì) 12 VHDL源程序 12 搶答鎖存電路的模塊 13 仿真 14總結(jié) 15致謝 17參考文獻(xiàn) 18鄭州輕工業(yè)學(xué)院課 程 設(shè) 計(jì) 任 務(wù) 書題目 基于FPGA的電子搶答器的程序設(shè)計(jì) 專業(yè)班級(jí) 電子信息工程101班 學(xué)號(hào) 姓名 主要內(nèi)容、基本要求、主要參考資料等：主要內(nèi)容：搶答器是在競(jìng)賽、文體娛樂(lè)活動(dòng)（搶答活動(dòng)）中，能準(zhǔn)確、公正、直觀地判斷出搶答者的機(jī)器。實(shí)現(xiàn)如下功能：設(shè)計(jì)一個(gè)四路搶答器；在一路成功搶答有效后，其他三路均不能搶答，并且將搶答成功的一路用指示燈顯示出來(lái)。 掌握硬件描述語(yǔ)言語(yǔ)法。主要參考資料：褚振勇. FPGA設(shè)計(jì)及應(yīng)用（第三版）[M].,4[M].北京：,1完 成 期 限： — 指導(dǎo)教師簽名： 課程負(fù)責(zé)人簽名： 2013年 6月 18日1 概述 設(shè)計(jì)背景現(xiàn)場(chǎng)可編程門陣列(簡(jiǎn)稱FPGA)是20世紀(jì)80年代中期出現(xiàn)的高密度可編程邏輯器件,采用SRAM開關(guān)元件的FPGA是易失性的,每次重新加電, FPGA都要重新裝入配置數(shù)據(jù)。這種配置的改變甚至可以在系統(tǒng)的運(yùn)行中進(jìn)行,實(shí)現(xiàn)系統(tǒng)功能的動(dòng)態(tài)重構(gòu)。本設(shè)計(jì)針對(duì)電子技術(shù)綜合實(shí)驗(yàn)的要求，利用EDA技術(shù)中quartusII作為開發(fā)工具,設(shè)計(jì)了一款基于FPGA的智力競(jìng)賽搶答器。如果沒(méi)有合適的設(shè)備,有時(shí)難以分清他們的先后，使主持人感到為難。在許多搶答競(jìng)賽、文體娛樂(lè)活動(dòng)，為了準(zhǔn)確、公正、直觀地判斷出第一搶答者，通常需要設(shè)置一臺(tái)這樣的搶答器，通過(guò)指示燈顯示出第一搶答者。設(shè)計(jì)四路搶答器使用VHDL硬件描述語(yǔ)言進(jìn)行編程，分為七個(gè)模塊：判斷模塊，鎖存模塊，轉(zhuǎn)換模塊，掃描模塊
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1