基于cycloneⅲ系列ep3c25f324c8應(yīng)用quartusⅱ開發(fā)多功能數(shù)字鐘eda論文-展示頁
2025-06-27 14:15本頁面
【正文】 o designed. This paper is mainly concerned about the detailed design procedure beginning with the basic principle of the circuit works and the hardware schematic drawing, finally finishing the simulation and debugging using Quartus Ⅱ software in SmartSOPC experimental platform. In addition, the details that may otherwise be fatal to the system design is also given during the course of circuit design process, which actually has a certain significance in later design. Keywords Multifunction digital clock. Hourly chime function. Alarm at any time. Calendar目 錄1 引言 ………………………………………………………………………………12 系統(tǒng)的總體設(shè)計(jì) …………………………………………………………………1 系統(tǒng)總體功能 …………………………………………………………………1 系統(tǒng)的工作原理 ………………………………………………………………23 系統(tǒng)的詳細(xì)設(shè)計(jì) …………………………………………………………………3 總體模塊介紹 …………………………………………………………………3 各個子模塊的詳細(xì)設(shè)計(jì)…………………………………………………………3 48MHz的分頻模塊……………………………………………………………4 基本數(shù)字鐘計(jì)數(shù)模塊…………………………………………………………6 快速校分較時清零與保持模塊………………………………………………7 整點(diǎn)報時模塊…………………………………………………………………8 LED動態(tài)顯示模塊……………………………………………………………10 鬧鈴模塊 ……………………………………………………………………12 萬年歷模塊 …………………………………………………………………15 開關(guān)復(fù)用的邏輯控制 ………………………………………………………21 各子模塊調(diào)試及聯(lián)調(diào)設(shè)計(jì) ……………………………………………………23 各子模塊下載調(diào)試 …………………………………………………………23 各子模塊聯(lián)調(diào)思想設(shè)計(jì) ……………………………………………………254 系統(tǒng)設(shè)計(jì)及調(diào)試中的問題………………………………………………………265 心得與體會………………………………………………………………………27結(jié)論 …………………………………………………………………………………29致謝 …………………………………………………………………………………29參考文獻(xiàn) ……………………………………………………………………………291 引言隨著大規(guī)模集成電路技術(shù)和計(jì)算機(jī)技術(shù)的不斷發(fā)展在涉及通信、國防、工業(yè)自動化、計(jì)算機(jī)應(yīng)用儀器儀表等領(lǐng)域的電子系統(tǒng)設(shè)計(jì)工作中，,電子產(chǎn)品、集成電路、電子系統(tǒng)設(shè)計(jì)的發(fā)展而發(fā)展起來的，現(xiàn)今電子設(shè)計(jì)是以大規(guī)模可編程邏輯器件為設(shè)計(jì)載體，硬件描述語言為系統(tǒng)邏輯描述，以計(jì)算機(jī)、大規(guī)?？删幊踢壿嬈骷拈_發(fā)軟件及實(shí)驗(yàn)開發(fā)系統(tǒng)為設(shè)計(jì)工具，通過有關(guān)的開發(fā)軟件,運(yùn)用自頂而下的層次化設(shè)計(jì)方法完成用軟件方式設(shè)計(jì)的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合及優(yōu)化，邏輯布局布線、邏輯仿真、直至對特定芯片的適配編譯、邏輯映射編程下載等，要求能夠充分利用EDA技術(shù)，使用計(jì)算機(jī)仿真軟件對電路、信號與系統(tǒng)進(jìn)行輔助分析，優(yōu)化電路設(shè)計(jì)，自頂而下的層次化設(shè)計(jì)方法，運(yùn)用Quartus軟件進(jìn)行系統(tǒng)的設(shè)計(jì)與調(diào)試，提高了設(shè)計(jì)的效率，縮短了設(shè)計(jì)時間。本論文從數(shù)字鐘的基本工作原理出發(fā)，分析電路的工作原理，通過硬件原理圖的繪制，利用QuartusⅡ軟件實(shí)現(xiàn)了在SmartSOPC實(shí)驗(yàn)系統(tǒng)的平臺下的設(shè)計(jì)，仿真和下載調(diào)試。 南 京 理 工 大 學(xué)EDA設(shè)計(jì)論文作 者:學(xué) 號：學(xué)院(系):專 業(yè):題 目:基于CycloneⅢ系列EP3C25F324C8應(yīng)用QuartusⅡ開發(fā)多功能數(shù)字鐘指導(dǎo)者： (姓 名) (專業(yè)技術(shù)職務(wù))評閱者： (姓 名) (專業(yè)技術(shù)職務(wù))2010 年 5 月課程設(shè)計(jì)論文中文摘要本實(shí)驗(yàn)是基于基于CycloneⅢ系列EP3C25F324C8應(yīng)用利用QuartusⅡ軟件進(jìn)行多功能數(shù)字鐘的實(shí)現(xiàn)，結(jié)合硬件資源和軟件資源的分配關(guān)系，利用目前已經(jīng)掌握的知識設(shè)計(jì)了多功能的數(shù)字鐘，該數(shù)字鐘具有能進(jìn)行正常的時、分、秒計(jì)時功能，并且該系統(tǒng)具有計(jì)數(shù)保持功能，計(jì)數(shù)清零功能，系統(tǒng)的較分較時功能，整點(diǎn)報時功能，任意設(shè)定時間的鬧鐘功能，還有就是萬年歷功能?？梢哉f基本涵蓋了數(shù)字鐘的所有功能。并且本文還給出了在進(jìn)行設(shè)計(jì)的過程中容易犯的一些問題及指出了關(guān)于軟件及電路原理設(shè)計(jì)過程中的致命的細(xì)節(jié)問題，對以后的電路設(shè)計(jì)具有一定的指導(dǎo)意義。2 系統(tǒng)的總體設(shè)計(jì) 系統(tǒng)總體功能本文采用自頂向下的設(shè)計(jì)方法，借助于QuartusⅡ軟件進(jìn)行多功能數(shù)字鐘的設(shè)計(jì)，系統(tǒng)的設(shè)計(jì)先從總體方案入手，然后就
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1