【正文】 乍一看，會(huì)不知這個(gè)問題到底是什么問題，我做實(shí)驗(yàn)下載調(diào)試的時(shí)候，一開始是在D盤進(jìn)行下載調(diào)試，然后出于不破壞現(xiàn)有程序的緣由上，將該工程文件拷到桌面進(jìn)行測(cè)試，即相當(dāng)于拷到了C盤進(jìn)行操作，但是問題從此就層出不窮，當(dāng)我對(duì)一個(gè)文件進(jìn)行重新修改編譯時(shí)，下載調(diào)試，但是結(jié)果并沒有改變，這使得我非常的煩躁，問題到底出在哪里，我實(shí)在是沒有辦法，又再次找到了姜老師，當(dāng)姜老師再次不厭其煩的指導(dǎo)我是，她發(fā)現(xiàn)我所下載的文件和我的工程文件并不在同一個(gè)盤了，我的工程文件是放在C盤的，但是那個(gè)下載 .sof 文件還是我原來(lái)D盤的文件，它并沒有如我所想的換成C盤的，這表明QuartusⅡ軟件并不會(huì)自動(dòng)改變下載文件的目錄，如果改變工程文件的目錄，在下載的時(shí)候，就必須重新選擇 .sof 文件，這個(gè)才是真正自己修改的重新編譯的下載文件。當(dāng)然可以通過譯碼器進(jìn)行開關(guān)的編碼來(lái)實(shí)現(xiàn)在比較少的開關(guān)下實(shí)現(xiàn)比較多的功能，這里我采用簡(jiǎn)單的邏輯控制就可以實(shí)現(xiàn)，下面給出具體的邏輯控制思想。將上述兩個(gè)模塊進(jìn)行封裝，得出下面的最終電路圖上面的電路進(jìn)行封裝，輸入是時(shí)鐘，開關(guān)控制邏輯，和實(shí)際基本計(jì)數(shù)值輸入，輸出時(shí)段碼值輸出及使能，鬧鈴控制信號(hào)。保持功能的實(shí)現(xiàn)想法非常的簡(jiǎn)單，就是可以在1Hz處和一個(gè)開關(guān)取反相與，就可以實(shí)現(xiàn)時(shí)鐘保持的功能，當(dāng)開關(guān)位于0時(shí)，1Hz是1相與的，這樣1Hz就能順利的輸入到后面的電路，從而實(shí)現(xiàn)正常的計(jì)數(shù)功能，當(dāng)開關(guān)位于1時(shí)，則1Hz是和0相與的，導(dǎo)致輸出結(jié)果始終是0，沒有正常的計(jì)數(shù)脈沖輸入后面的電路，從而實(shí)現(xiàn)了計(jì)數(shù)器的停止計(jì)數(shù)，也即實(shí)現(xiàn)了數(shù)字中的保持功能。1．4000Hz 設(shè)計(jì)設(shè)計(jì)思想就是，最終總共的分頻數(shù)是48000000次分頻，為獲得4000Hz的頻率，必須首先進(jìn)行12000的分頻，12000的分頻用來(lái)實(shí)現(xiàn)，同時(shí)可以將分頻小子模塊進(jìn)行封裝成一個(gè)單獨(dú)的模塊，以便后面繼續(xù)調(diào)用。2 系統(tǒng)的總體設(shè)計(jì) 系統(tǒng)總體功能本文采用自頂向下的設(shè)計(jì)方法，借助于QuartusⅡ軟件進(jìn)行多功能數(shù)字鐘的設(shè)計(jì)，系統(tǒng)的設(shè)計(jì)先從總體方案入手，然后就各個(gè)子模塊進(jìn)行系統(tǒng)的詳細(xì)設(shè)計(jì)，接著進(jìn)行系統(tǒng)各個(gè)子模塊的調(diào)試，最后進(jìn)行各個(gè)子模塊的聯(lián)調(diào)。具有最基本的分配和計(jì)數(shù)模塊之后，其他的功能只是在這個(gè)基礎(chǔ)上進(jìn)行一系列的邏輯控制運(yùn)算。其實(shí)4000Hz頻率的脈沖是作為蜂鳴器的高頻信號(hào)的發(fā)生和LED的刷新，2000Hz是用于蜂鳴器的低頻發(fā)聲的。綜合上述的分析過程，下面給出最后2000Hz和4000Hz的控制邏輯式：下面給出最終的邏輯控制電路： LED動(dòng)態(tài)顯示模塊本系統(tǒng)采用LED的動(dòng)態(tài)顯示的技術(shù)，利用人眼的視覺暫留效應(yīng)，只要LED管子的刷新頻率大于人眼能分辨的最大頻率，這人眼就會(huì)感覺不出來(lái)LED管子是在閃爍的，而后認(rèn)為L(zhǎng)ED管子是一直亮的，達(dá)到了系統(tǒng)設(shè)計(jì)的效果。下面詳細(xì)介紹設(shè)計(jì)的過程。首先看第一個(gè)月仿真波形第2個(gè)月第3個(gè)月第4個(gè)月鑒于篇幅所限，這里就不把所有的月數(shù)進(jìn)行仿真說明的。使用VHDL語(yǔ)言，熟練掌握VHDL語(yǔ)言的運(yùn)用技術(shù)，會(huì)對(duì)我一會(huì)設(shè)計(jì)復(fù)雜的系統(tǒng)有很大的幫助，所以我目前需要努力的方向就是認(rèn)認(rèn)真真的學(xué)好VHDL語(yǔ)言，掌握好基本的功能語(yǔ)法，為以后打下一個(gè)比較好的基礎(chǔ)。實(shí)驗(yàn)中一開始出現(xiàn)了功能仿真時(shí)是正確的，但實(shí)際的時(shí)序仿真卻是不對(duì)的，經(jīng)過姜老師的細(xì)心指導(dǎo)，發(fā)現(xiàn)原來(lái)TIMING選項(xiàng)它所仿真的是實(shí)際的真正的芯片，而實(shí)際的芯片都有自己工作的最高頻率，極性頻率，所以是由于仿真脈沖周期太小，芯片的輸入脈沖頻率太大，導(dǎo)致其輸入的頻率大于該器件的極性工作頻率，導(dǎo)致仿真結(jié)果出錯(cuò)。電路圖如下 3 不同模數(shù)邏輯控制電路為了實(shí)現(xiàn)不同月數(shù)對(duì)應(yīng)不同的日計(jì)數(shù)模數(shù)，必須產(chǎn)生對(duì)應(yīng)的控制邏輯，我采用的是00控制選擇模30,01控制選擇模31,10或11控制選擇模28，將上述轉(zhuǎn)換完的二進(jìn)制數(shù)用數(shù)據(jù)選擇器來(lái)實(shí)現(xiàn)對(duì)應(yīng)月輸出不同的邏輯信號(hào)?；镜乃枷刖褪?，首先通過開關(guān)切換到鬧鈴的設(shè)定界面，然后轉(zhuǎn)換到計(jì)數(shù)模塊，該計(jì)數(shù)模塊其實(shí)和正常時(shí)鐘的計(jì)數(shù)模塊是一樣的，只不過只有計(jì)時(shí)和計(jì)分模塊，秒為始終是0，并且該計(jì)數(shù)器的計(jì)算脈沖采用2Hz的頻率為計(jì)數(shù)脈沖。使用2個(gè)74160芯片進(jìn)行級(jí)聯(lián)，構(gòu)成模60的計(jì)數(shù)器，個(gè)位本身就是模10計(jì)數(shù)的，所以無(wú)需設(shè)計(jì)模六十的個(gè)位，高位使用異步清零的方式，來(lái)實(shí)現(xiàn)模6的設(shè)計(jì)。6． 若為萬(wàn)年歷功能，則切換顯示日期。 南 京 理 工 大 學(xué)EDA設(shè)計(jì)論文作 者:學(xué) 號(hào)：學(xué)院(系):專 業(yè):題 目:基于CycloneⅢ系列EP3C25F324C8應(yīng)用QuartusⅡ開發(fā)多功能數(shù)字鐘指導(dǎo)者： (姓 名) (專業(yè)技術(shù)職務(wù))評(píng)閱者： (姓 名) (專業(yè)技術(shù)職務(wù))2010 年 5 月課程設(shè)計(jì)論文中文摘要本實(shí)驗(yàn)是基于基于CycloneⅢ系列EP3C25F324C8應(yīng)用利用QuartusⅡ軟件進(jìn)行多功能數(shù)字鐘的實(shí)現(xiàn)，結(jié)合硬件資源和軟件資源的分配關(guān)系，利用目前已經(jīng)掌握的知識(shí)設(shè)計(jì)了多功能的數(shù)字鐘，該數(shù)字鐘具有能進(jìn)行正常的時(shí)、分、秒計(jì)時(shí)功能，并且該系統(tǒng)具有計(jì)數(shù)保持功能，計(jì)數(shù)清零功能，系統(tǒng)的較分較時(shí)功能，整點(diǎn)報(bào)時(shí)功能，任意設(shè)定時(shí)間的鬧鐘功能，還有就是萬(wàn)年歷功能。5． 若為鬧鈴功能，則切換到設(shè)定鬧鈴的界面進(jìn)行鬧鈴時(shí)間的設(shè)定。1． 模60 計(jì)數(shù)器的設(shè)計(jì)通用數(shù)字芯片一般都達(dá)不到模60 的進(jìn)制，所以必須通過芯片的級(jí)聯(lián)來(lái)實(shí)現(xiàn)模60進(jìn)制的設(shè)計(jì)，最終選用74160芯片，該芯片本身是模10的計(jì)數(shù)器，并且是異步清零和同步置數(shù)的。這其實(shí)就涉及到界面的切換問題，需要將界面切換到鬧鈴設(shè)定界面。模28計(jì)數(shù)器模30計(jì)數(shù)器模31計(jì)數(shù)器模12計(jì)數(shù)器將各個(gè)計(jì)數(shù)器封裝成一個(gè)模塊以便后面的電路進(jìn)行使能控制，具體的電如如下2. BCD轉(zhuǎn)BINARY 電路設(shè)計(jì)