【正文】 結(jié)論該系統(tǒng)的設(shè)計很好的完成了基本的要求，該數(shù)字鐘具有能進(jìn)行正常的時、分、秒計時功能，分別由六個數(shù)碼管顯示時分秒的計時，系統(tǒng)就有保持，清零，校分，校時，整點(diǎn)報時，任意時間設(shè)置鬧鈴，萬年歷功能，所有的功能全部實(shí)現(xiàn)，在比較短的時間內(nèi)實(shí)現(xiàn)了比較多的功能，體現(xiàn)了現(xiàn)代EDA設(shè)計效率高的特點(diǎn)，利于電子電路工程人員的電路設(shè)計。使用VHDL語言，熟練掌握VHDL語言的運(yùn)用技術(shù)，會對我一會設(shè)計復(fù)雜的系統(tǒng)有很大的幫助，所以我目前需要努力的方向就是認(rèn)認(rèn)真真的學(xué)好VHDL語言，掌握好基本的功能語法，為以后打下一個比較好的基礎(chǔ)。這次的系統(tǒng)設(shè)計使我對以前學(xué)過的數(shù)字電路的知識有了更深入的理解，對芯片的種類和使用有了更廣泛的認(rèn)識，還有就是，這次的系統(tǒng)設(shè)計對我以后的系統(tǒng)設(shè)計有一個前導(dǎo)性的作用，可以說這次的系統(tǒng)設(shè)計把我?guī)肓藬?shù)字電路設(shè)計的殿堂，第一次正規(guī)的體驗(yàn)到了現(xiàn)代數(shù)字電路設(shè)計的全過程，學(xué)會了自頂而下的層次化設(shè)計方法，這對以后設(shè)計系統(tǒng)是非常有利的，因?yàn)楝F(xiàn)代無論設(shè)計什么系統(tǒng)基本都是采用這樣的設(shè)計方法，那就是先進(jìn)行總體系統(tǒng)結(jié)構(gòu)的設(shè)計，再進(jìn)行各個子模塊的詳細(xì)設(shè)計。所以以后設(shè)計系統(tǒng)是一定要注意這個問題。該問題就是文件目錄的問題。3． 在設(shè)計的過程中，還有一個比較重要的問題，就是器件的使能端一定要連上對應(yīng)的邏輯，否則器件將不能工作。實(shí)驗(yàn)中一開始出現(xiàn)了功能仿真時是正確的，但實(shí)際的時序仿真卻是不對的，經(jīng)過姜老師的細(xì)心指導(dǎo)，發(fā)現(xiàn)原來TIMING選項(xiàng)它所仿真的是實(shí)際的真正的芯片，而實(shí)際的芯片都有自己工作的最高頻率，極性頻率，所以是由于仿真脈沖周期太小，芯片的輸入脈沖頻率太大，導(dǎo)致其輸入的頻率大于該器件的極性工作頻率，導(dǎo)致仿真結(jié)果出錯。在利用現(xiàn)有的高科技下，要懂得如何的利用它，才能很好的利用現(xiàn)有的資源，那就必須合理考慮軟件的配置，必須對軟件有比較好的理解，在實(shí)驗(yàn)的過程中我也出了很多的問題?；镜膶?shí)現(xiàn)就是通過開關(guān)選擇LED管子到底顯示那個模塊的信息，這其實(shí)可以通過數(shù)據(jù)選擇器來實(shí)現(xiàn)，在最后一級的輸出段碼數(shù)據(jù)處進(jìn)行數(shù)據(jù)選擇，選擇的邏輯控制信號通過開關(guān)產(chǎn)生，這樣就可以實(shí)現(xiàn)將三個模塊集成在一個大的系統(tǒng)上。首先看第一個月仿真波形第2個月第3個月第4個月鑒于篇幅所限，這里就不把所有的月數(shù)進(jìn)行仿真說明的。 各子模塊下載調(diào)試1 24分頻測試在進(jìn)行時鐘分頻的設(shè)計中，48000000次分頻是很難通過仿真波形看出來的，只能通過實(shí)際的系統(tǒng)的LED燈才能看出來，為此首先進(jìn)行24分頻的測試，仿真波形如下：2 模24計數(shù)測試基于各個計數(shù)的實(shí)現(xiàn)其實(shí)都是一致的，這里主要給出模24的仿真波形3 BCD轉(zhuǎn)換Binary測試為測試轉(zhuǎn)換是否正確，進(jìn)行仿真，仿真波形如下，從下面可以看出，12仿真結(jié)果是非常正確的。首先先將基本時鐘計數(shù)模塊控制和鬧鈴模塊的開關(guān)分配好，如下K1是系統(tǒng)的使能開關(guān) K2是系統(tǒng)的清零開關(guān)K3是系統(tǒng)的校分開關(guān)K4是系統(tǒng)的校時開關(guān)K5是鬧鈴的校分開關(guān)K6是鬧鈴的校時開關(guān)K7是鬧鈴和正常時鐘計數(shù)界面的切換K8是實(shí)現(xiàn)切換到萬年歷界面開關(guān)分配完畢后相互之間只要進(jìn)行簡單的邏輯控制其實(shí)就可以實(shí)現(xiàn)相互之間的互不干擾，其實(shí)從分配開關(guān)的情況可以看出，本身開關(guān)之間就不存在互相重疊的情況。最后給出這個模塊的最終電路圖 開關(guān)復(fù)用的邏輯控制這個模塊設(shè)計的實(shí)現(xiàn)其實(shí)還是非常的重要的，因?yàn)閷?shí)驗(yàn)板上只能提供8個開關(guān)，主要實(shí)現(xiàn)上述的三大模塊的設(shè)計，將三大模塊融合在一起，這就需要對開關(guān)進(jìn)行一定的邏輯控制，并且各個模塊之間要不能相互影響。下面給出電路圖4 使能信號的產(chǎn)生上述已經(jīng)論述過采用的是00控制選擇模30,01控制選擇模31,10或11控制選擇模28，并且邏輯控制信號由3可知已經(jīng)完全產(chǎn)生了，現(xiàn)在就是利用已經(jīng)產(chǎn)生的邏輯控制信號來產(chǎn)生選擇不同模計數(shù)器的使能信號，這里采用74138譯碼器實(shí)現(xiàn)，輸出的使能低電平能滿足設(shè)計的要求。電路圖如下 3 不同模數(shù)邏輯控制電路為了實(shí)現(xiàn)不同月數(shù)對應(yīng)不同的日計數(shù)模數(shù)，必須產(chǎn)生對應(yīng)的控制邏輯，我采用的是00控制選擇模30,01控制選擇模31,10或11控制選擇模28，將上述轉(zhuǎn)換完的二進(jìn)制數(shù)用數(shù)據(jù)選擇器來實(shí)現(xiàn)對應(yīng)月輸出不同的邏輯信號。下面給出各個模計數(shù)器的電路圖。其設(shè)計的思想其實(shí)和上述所有設(shè)計模計數(shù)器的實(shí)現(xiàn)完全一致。下面詳細(xì)介紹設(shè)計的過程。28計數(shù)規(guī)則是2月31計數(shù)規(guī)則是1,3,5,7,8,10,12月30計數(shù)規(guī)則是4,6,9,11月所以必須設(shè)計一種控制邏輯依據(jù)不同的月來選擇不同的模計數(shù)器，直觀的想法就是通過月數(shù)判斷出來的邏輯來使能各個計數(shù)器，使得當(dāng)是2月的時候，日計數(shù)器的計數(shù)模數(shù)是28，當(dāng)月數(shù)是4,6,9,11時，日計數(shù)器的計數(shù)模數(shù)是30，當(dāng)月數(shù)是1,3,5,7,8,10,12時，日計數(shù)的模數(shù)是31。萬年歷的設(shè)計主要設(shè)計到很多邏輯的設(shè)計，其中有一個難點(diǎn)是各個模計數(shù)器之間的切換，考慮到各個月所對應(yīng)的所記的日數(shù)是不一樣，涉及到模28，模30，模31計數(shù)器的設(shè)計再者就是涉及到如何選取哪一個月是模多少的計數(shù)器。2． 鬧鈴界面顯示模塊其實(shí)該界面的顯示和基本的時鐘計數(shù)功能顯示是一樣的，下面直接給出該顯示電路圖。下面就該鬧鈴模塊涉及到的子模塊進(jìn)行詳細(xì)的說明。基本的思想就是，首先通過開關(guān)切換到鬧鈴的設(shè)定界面，然后轉(zhuǎn)換到計數(shù)模塊，該計數(shù)模塊其實(shí)和正常時鐘的計數(shù)模塊是一樣的，只不過只有計時和計分模塊，秒為始終是0，并且該計數(shù)器的計算脈沖采用2Hz的頻率為計數(shù)脈沖。1. 模6計數(shù)器的設(shè)計模6計數(shù)器的設(shè)計還是非常簡單的，和上述的計數(shù)器的設(shè)計其實(shí)是一樣的，具體的設(shè)計電路如下:2. 動態(tài)選通數(shù)據(jù)電路的設(shè)計該電路的設(shè)計可以通過四個數(shù)據(jù)選擇器來實(shí)現(xiàn)，選用74151來實(shí)現(xiàn)，具體的電路設(shè)計如下：分別將上述兩個模塊進(jìn)行封裝的到下面該模塊的最終電路圖：該模塊的設(shè)計要求必須能在任意的時刻都能設(shè)定所需要鬧鐘的時間。綜上所述，首先先用74160構(gòu)成一個模6計數(shù)器，來控制數(shù)據(jù)的選項(xiàng)和74138譯碼器，并且