eda實現(xiàn)多功能數(shù)字鐘課程設(shè)計-展示頁
2025-01-27 12:47本頁面
【正文】 熟悉也不是很理解的到位，通過查找其他書籍和詢問老師才得以理解。六、多功能數(shù)字鐘的頂層文件部分原理圖如下：對該圖進行編譯及波形仿真如下由仿真波形分析：①電子鐘走時正常；②通過對SWH和SWM的操作，能“校時”“校分”；③整點高音低音報時；④時段控制路燈的亮滅。驗證了本模塊的邏輯功能正確。當(dāng)SWH、SWM都不為0時、分鐘、小時正常計數(shù)。仿真波形顯示里59秒到00秒的循環(huán)的過程，仿真到位。對上述仿真波形圖進行打包工作，將60進制圖建立成模塊：(3)秒鐘計時 模塊原理圖如下：對該圖進行編譯及波形仿真如下分析及結(jié)論：仿真實現(xiàn)00—59秒的記數(shù)功能。Cp60S為向分的進位信號上跳沿有效。當(dāng)分鐘的高四位0、4時，小時的低四位為九時，在下一個時鐘的上跳延來了之后，高四位加一；當(dāng)分鐘的高四位為5，同時低四位為9時，分鐘的高低四位都清零。仿真波形顯示里23小時到00分的循環(huán)的過程仿真到位。四、數(shù)字鐘電路系統(tǒng)組成框圖：秒顯示器分顯示器時顯示器仿電臺報時秒譯碼器分譯碼器時譯碼器主時段控制體分計數(shù)器秒計數(shù)器時計數(shù)器電定點鬧時路校時電路 拓展電路五、各個功能模塊的實現(xiàn)(1)小時計時模塊圖如下： 對該模塊進行編譯及波形仿真如下：分析及結(jié)論：由仿真圖看出，當(dāng)小時的高四位為0、1時，小時的低四位為九時，在下一個時鐘的上跳延來了之后，高四位加一；當(dāng)小時的高四位為2，同時低四位為3時，小時的高低四位都清零。輸入變量：時鐘CPS，直接清零RD；輸出變量：小時計時H[7..4]、H[3..0]為8421BCD碼輸出，其時鐘為CPH；之后的分計時、秒計時均為8421BCD碼輸出，其時鐘為CPS等。之后亮）二、關(guān)鍵詞 小時、分鐘計時模塊、頂層文件、整點報時、時段控制、下載模塊三、內(nèi)容摘要設(shè)計要求：(1)小時計數(shù)器為8421BCD碼24制；分和秒計數(shù)器為8421BCD碼60進制計數(shù)器；(2)拓展功能：①校正“時”和“分”；②整點報時；③時段控制。EDA實現(xiàn)多功能數(shù)字鐘數(shù)字電子技術(shù)課程設(shè)計報告—— EDA實現(xiàn)多功能數(shù)字鐘 專業(yè)班級： 姓 名： 學(xué) 號： 指導(dǎo)教師： 設(shè)計日期： 目錄一、實驗任務(wù) 1二、關(guān)鍵詞 1三、內(nèi)容摘要 1四、數(shù)字鐘電路系統(tǒng)組成框圖 2五、各個功能模塊的實現(xiàn) 3(1)小時計時 3(2)分鐘計時 3(3)秒鐘計時 4(4)校時校分 5(5)整點報時 6(6)時段控制 6六、數(shù)字鐘的頂層文件 7七、下載 8(1)添加譯碼模塊后的原理圖 8(2)選用芯片 8(3)分配引腳號 9(4)器件下載 9(5)效果顯示 9 八、遇到的問題及解決辦法 12九、《課程設(shè)計》中設(shè)計項目完成最終結(jié)論 13十、結(jié)束語 13十一、附錄 14一、實驗任務(wù)：用FPGA器件和EDA技術(shù)實現(xiàn)多功能數(shù)字鐘的設(shè)計已知條件：QuartusП軟件 FPGA實驗開發(fā)裝置基本功能：以數(shù)字形式顯示時、分、秒的時間； 小時計數(shù)器為24進制； 分、秒計數(shù)器為60進制。拓展功能：校時、校分（有兩個使能端構(gòu)成，分別為校時、校分功能，同時按無效） 仿電臺報時（每個小時的59分555559分別以四長聲一短聲進行報時） 時段控制（讓信號顯示燈在晚上19點至早上5點滅。硬件描述語言設(shè)計(Verilog HDL語言)方法在QuartusП軟件系統(tǒng)平臺上建立數(shù)字電子鐘電路的頂層文件并完成編譯和仿真。在頂層文件中，由若干低層模塊“打包”組成整個多功能數(shù)字鐘，分別對各模塊作設(shè)計及仿真，最后級聯(lián)各模塊，統(tǒng)調(diào)、仿真及下載，從而實現(xiàn)各項功能。從而實現(xiàn)00—24分的記數(shù)功能。 對上述仿真波形圖進行打包工作，將24進制圖建立成模塊：(2)分鐘計時 模塊原理圖如下：對該圖進行編譯及波形仿真如下：分析及結(jié)論：分計數(shù)器是60進制的。從而實現(xiàn)00—59秒的記數(shù)功能。仿真波形顯示里59秒到00秒的循環(huán)的過程，仿真到位。Cp60S為向分的進位信號上跳沿有效。對上述仿真波形圖進行打包工作，將60進制圖建立成模塊：(4)校時校分模塊模塊原理圖如下對該圖進行編譯及波形仿真如下分析及結(jié)論：由仿真圖可以看出，當(dāng)SWM為0時，用秒時鐘CPS對分鐘進行校對。驗證了本模塊的邏輯功能(5)整點報時模塊對該圖進行編譯及波形仿真如下 由仿真圖波形圖可以看出，當(dāng)為59分51秒53秒55秒57秒時，以低音報時，當(dāng)以59分59秒時以高音報時。(6)時段控制模塊對
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1