數(shù)字邏輯課程設(shè)計(jì)報(bào)告——多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn)-展示頁(yè)
2025-01-27 23:45本頁(yè)面
【正文】 0。139。 else if(clk39。or (iql=0000 and iqh=0110))then iql:=0000。 begin if(clr=39。139。139。039。end t60。 ql,qh:buffer std_logic_vector(3 downto 0)。use 。 (2)library ieee。 end process。 ql=iql。 end if。 iqh:=0000。 if (iqh=0010)and(iql=0100) then tc=39。 iql:=0000。 then iql:=iql+1。event and clk=39。architecture one of t24 is begin process(clk) variable iql,iqh:std_logic_vector(3 downto 0)。 tc:out std_logic)。entity t24 isport(clk:in std_logic。use 。分計(jì)數(shù)器以秒計(jì)數(shù)器的進(jìn)位作為計(jì)數(shù)脈沖，小時(shí)計(jì)數(shù)器以分計(jì)數(shù)器的進(jìn)位作為計(jì)數(shù)脈沖。二十四進(jìn)制的計(jì)數(shù)器用于計(jì)時(shí)，六十進(jìn)制計(jì)數(shù)器用于計(jì)分和計(jì)秒。二、 多功能數(shù)字鐘的總體設(shè)計(jì)方案根據(jù)總體設(shè)計(jì)框圖，可以將整個(gè)系統(tǒng)分成6個(gè)模塊來(lái)實(shí)現(xiàn)，分別是計(jì)時(shí)模塊、校時(shí)模塊、整點(diǎn)報(bào)時(shí)模塊，分頻模塊，動(dòng)態(tài)顯示模塊，鬧鐘模塊。（5） 在QUARTUS Ⅱ中采用層次化設(shè)計(jì)方法進(jìn)行設(shè)計(jì)。（3） 能利用實(shí)驗(yàn)板上的揚(yáng)聲器做整點(diǎn)報(bào)時(shí)。 多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 學(xué)院名稱： 計(jì)算機(jī)學(xué)院 專業(yè)班級(jí)： 通信工程 學(xué)生姓名： 學(xué)生學(xué)號(hào)： 指導(dǎo)老師： 曾 宇 2012年6月25日一、 設(shè)計(jì)任務(wù)及要求：（1） 擁有正常的時(shí)、分、秒計(jì)時(shí)功能。（2） 能利用實(shí)驗(yàn)板上的按鍵實(shí)現(xiàn)校時(shí)、校分及秒清零功能。（4） 鬧鐘功能。（6） 完成全部電路設(shè)計(jì)后在實(shí)驗(yàn)板上下載，驗(yàn)證設(shè)計(jì)課題的正確性。設(shè)計(jì)總圖：1. 計(jì)時(shí)模塊該模塊的設(shè)計(jì)相對(duì)簡(jiǎn)單，使用一個(gè)二十四進(jìn)制和兩個(gè)六十進(jìn)制計(jì)數(shù)器級(jí)聯(lián)，構(gòu)成數(shù)字鐘的基本框架。只要給秒計(jì)數(shù)器一個(gè)1Hz的時(shí)鐘脈沖，則可以進(jìn)行正常計(jì)時(shí)。 （24進(jìn)制計(jì)數(shù)器構(gòu)成時(shí)計(jì)數(shù)器，60進(jìn)制計(jì)數(shù)器構(gòu)成的秒、分計(jì)數(shù)器）24進(jìn)制的仿真圖:60進(jìn)制的仿真圖以下是計(jì)時(shí)模塊設(shè)計(jì)VHDL語(yǔ)言:(1)library ieee。use 。 ql,qh:out std_logic_vector(3 downto 0)。end t24。 begin if clk39。139。 if iql=1010 then iqh:=iqh+1。 end if。039。 iql:=0000。 end if。 qh=iqh。 end one。use 。entity t60 is port(clk,clr:in std_logic。 tc:out std_logic
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1