【正文】 453464250362932第2步 擴(kuò)展置換經(jīng)過初始置換后我們得到兩個(gè)32位明文區(qū)，分別稱為左明文和右明文。位號(hào)18放棄（表中沒有），另外7位也是，從而將56位減到48位。相應(yīng)移動(dòng)后，選擇56位中的48位。例如，如果輪號(hào)為16，則只移一位，否則移兩位。每一輪從這個(gè)56位密鑰產(chǎn)生不同的48位子密鑰，稱為密鑰變換。P盒替換異或交換密鑰變換 擴(kuò)展置換S盒替換圖34 DES的一輪 第一步：密鑰變換最初64位密鑰通過放棄每個(gè)第8位而得到56位密鑰。然后對(duì)兩塊進(jìn)行16輪操作。例如，我們發(fā)現(xiàn)第一個(gè)位置的58表示原明文塊中第58位的內(nèi)容在初始置換時(shí)改寫第一位的內(nèi)容，同樣，1放在表中第40位，表示第一位改寫原明文塊中第40位，所有其他位一樣。 表32 初始置換明文塊中各位位置換成該位置的內(nèi)容123…64585042…7表33顯示了IP使用的完整變換表。步驟6步驟5最終轉(zhuǎn)換（FP）密文（64位）密鑰步驟1步驟2步驟3步驟4明文（64位）初始置換（IP）LPTRPT16輪16輪密鑰圖33 DES中主要步驟 初始置換初始置換只發(fā)生一次，是在第一輪之前進(jìn)行的，指定初始置換中的變換如何進(jìn)行，如表32所示。5) 將左明文和右明文重接起來(lái)，對(duì)組成的塊進(jìn)行最終置換（Final Permutation，F(xiàn)P）6) 這個(gè)過程的結(jié)果得到64位密文。3) 初始置換產(chǎn)生轉(zhuǎn)換塊的兩半，假設(shè)為左明文(LPT)和右明文（RPT）。1) 將64位明文塊送入初始置換（Initial Permutation，IP）函數(shù)。DES共16步，每一步稱為一輪，每一步進(jìn)行替換與變換步驟。這樣，64位密鑰丟棄每個(gè)第8位即得到56位密鑰，如圖32所示。塊n塊2塊1DES64位明文DES…64位明文56位密鑰56位密鑰64位密文56位密鑰64位明文DES64位密文64位密文 圖31 DES基本原理框圖前面曾經(jīng)介紹過，DES使用56位密鑰。密鑰長(zhǎng)度為56位。3 DES工作原理 基本原理DES是個(gè)塊加密法，按64位塊長(zhǎng)加密數(shù)據(jù)，即把64位明文作為DES的輸入，產(chǎn)生64位密文輸出。SE版和OEM版在功能和性能方面有較大差別，比如對(duì)于大家都關(guān)心的仿真速度問題，以Xilinx公司提供的OEM版本ModelSim XE為例，對(duì)于代碼少于40000行的設(shè)計(jì)，ModelSim SE 比ModelSim XE要快10倍；對(duì)于代碼超過40000行的設(shè)計(jì)，ModelSim SE要比ModelSim XE快近40倍?！　≈饕攸c(diǎn)：l RTL和門級(jí)優(yōu)化，本地編譯結(jié)構(gòu)，編譯仿真速度快，跨平臺(tái)跨版本仿真；l 單內(nèi)核VHDL和Verilog混合仿真；l 源代碼模版和助手，項(xiàng)目管理；l 集成了性能分析、波形比較、代碼覆蓋、數(shù)據(jù)流ChaseX、Signal Spy、虛擬對(duì)象Virtual Object、Memory窗口、Assertion窗口、源碼窗口顯示信號(hào)值、信號(hào)條件斷點(diǎn)等眾多調(diào)試功能；l C和Tcl/Tk接口，C調(diào)試；l 對(duì)SystemC的直接支持，和HDL任意混合l 支持SystemVerilog的設(shè)計(jì)功能；l 對(duì)系統(tǒng)級(jí)描述語(yǔ)言的最全面支持，SystemVerilog， SystemC， PSL；l ASIC Sign off。設(shè)計(jì)實(shí)體庫(kù)、程序包使用說明實(shí)體(ENTITY)結(jié)構(gòu)體配置（CONFIGURATION）GENERIC類屬說明PORT端口說明結(jié)構(gòu)體功能描述結(jié)構(gòu)體說明圖21 Verilog HDL程序設(shè)計(jì)的基本結(jié)構(gòu)圖 ModelSim SE 簡(jiǎn)介ModelSim是業(yè)界最優(yōu)秀的HDL語(yǔ)言仿真編譯軟件，它能提供友好的仿真環(huán)境，是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。d) 可讀性好，既可以被計(jì)算機(jī)接受，也容易被人所理解。b) 具有豐富的模擬仿真語(yǔ)句和庫(kù)函數(shù)，使得在任何大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)功能的可行性，隨時(shí)可對(duì)設(shè)計(jì)進(jìn)行仿真模擬，將設(shè)計(jì)中邏輯上的錯(cuò)誤消滅在組裝之前。Verilog HDL程序結(jié)構(gòu)如圖21所示。隨著計(jì)算機(jī)和大規(guī)模集成電路制造技術(shù)的迅速發(fā)展，采用普通中小規(guī)模數(shù)字邏輯集成電路，如74系列的TTL或通用CMOS數(shù)字邏輯集成電路，已經(jīng)不能滿足現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)的要求，迫切需要提高設(shè)計(jì)效率。Verilog HDL的主要特點(diǎn)有：作為硬件描述語(yǔ)言的第一個(gè)國(guó)際標(biāo)準(zhǔn)具有很強(qiáng)的可移植性；具有豐富的模擬仿真語(yǔ)句和庫(kù)函數(shù)，使得在任何大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)功能的可行性，隨時(shí)可對(duì)設(shè)計(jì)進(jìn)行仿真模擬，將設(shè)計(jì)中邏輯上的錯(cuò)誤消滅在組裝之前?，F(xiàn)在它已成為IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言之一。其中，大規(guī)?？删幊踢壿嬈骷抢肊DA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的載體，硬件描述語(yǔ)言是利用EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的主要表達(dá)手段，軟件開發(fā)工具是利用EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的智能化的自動(dòng)化設(shè)計(jì)工具，實(shí)驗(yàn)開發(fā)系統(tǒng)則是利用EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的下載工具及硬件驗(yàn)證工具。因此，EDA技術(shù)是現(xiàn)代電子設(shè)計(jì)的發(fā)展趨勢(shì)，是現(xiàn)代電子信息工程領(lǐng)域的一門新技術(shù)。目前應(yīng)用比較廣泛的硬件描述語(yǔ)言就是Verilog HDL，它最早是由美國(guó)國(guó)防部提出來(lái)的。隨著計(jì)算機(jī)、集成電路、電子系統(tǒng)設(shè)計(jì)的發(fā)展，EDA技術(shù)先后經(jīng)歷了計(jì)算機(jī)輔助設(shè)計(jì)CAD(Computer AssistDesign)、計(jì)算機(jī)輔助工程設(shè)計(jì)CAE(Computer Assist Engineering Design)及電子系統(tǒng)設(shè)計(jì)自動(dòng)化ESDA(Electronic System Design Automation)三個(gè)發(fā)展階段。這使得工程師在功能設(shè)計(jì)，邏輯驗(yàn)證階段可以不必過多考慮門級(jí)及工藝實(shí)現(xiàn)的具體細(xì)節(jié)，只需根據(jù)系統(tǒng)設(shè)計(jì)的要求施加不同約束條件，即可設(shè)計(jì)出實(shí)際電路。它目前是應(yīng)用最廣泛的硬件語(yǔ)言。Verilog 的設(shè)計(jì)者想要以 C 編程語(yǔ)言為基礎(chǔ)設(shè)計(jì)一種語(yǔ)言，可以使工程師比較容易學(xué)習(xí)?；赩erilog HDL的優(yōu)越性，IEEE于1995年制定了Verilog HDL的IEEE標(biāo)準(zhǔn)， 2005年System Verilog IEEE18002005標(biāo)準(zhǔn)的公布，更使得Verilog語(yǔ)言在綜合，仿真驗(yàn)證和模塊的重用等性能方面都有大幅度提高。1989年， Cadence 收購(gòu)了GDA公司， Verilog HDL語(yǔ)言成為Cadence公司的私有財(cái)產(chǎn)。在1984至1985年Moorby設(shè)計(jì)出了第一個(gè)名為VerilogXL的仿真器，1986年他對(duì)Verilog HDL的發(fā)展又作出了另一個(gè)巨大的貢獻(xiàn)，即提出了用于快速門級(jí)仿真XL算法。 Verilog模塊的概要及背景Verilog HDL是在1983年由GDA（Gateway Design Automation）公司的Phil Moorby首創(chuàng)的。DES( Data Encryption Standard)算法，于1977年得到美國(guó)政府的正式許可，是一種用56位密鑰來(lái)加密64位數(shù)據(jù)的方法。DES算法為密碼體制中的對(duì)稱密碼體制，又被成為美國(guó)數(shù)據(jù)加密標(biāo)準(zhǔn)，是1972年美國(guó)IBM公司研制的對(duì)稱密碼體制加密算法。到1976年底，美國(guó)聯(lián)邦政府決定采用這個(gè)算法，并將其更名為數(shù)據(jù)加密標(biāo)準(zhǔn)。兩年之后，NBS發(fā)現(xiàn)IBM公司的Lucifer相當(dāng)理想，沒有必要從開頭開發(fā)一個(gè)新的加密算法。DES產(chǎn)生可以追溯到1972年，美國(guó)的國(guó)家標(biāo)準(zhǔn)局（NBS，即現(xiàn)在的國(guó)家標(biāo)準(zhǔn)與技術(shù)學(xué)會(huì)，NIST）啟動(dòng)了一個(gè)項(xiàng)目，旨在保護(hù)計(jì)算機(jī)和計(jì)算機(jī)通信中的數(shù)據(jù)。利用這個(gè)方法，我們還要從概念上介紹其他加密算法，但不準(zhǔn)備深入介紹，因?yàn)橥ㄟ^DES介紹已經(jīng)可以了解計(jì)算機(jī)加密算法的工作原理。但是，任何一本安全書籍都不得不提到DES，因?yàn)樗?jīng)是加密算法的標(biāo)志。DES加密Verilog模塊設(shè)計(jì)方案 DES的概要及背景數(shù)據(jù)加密標(biāo)準(zhǔn)（DES，Data Encryption Standard）也稱為數(shù)據(jù)加密算法（DEA，Data Encryption Algrithm）(ANSI)和DEA1(ISO)，是近20年來(lái)使用的加密算法。后來(lái)，人們發(fā)現(xiàn)DES在強(qiáng)大攻擊下太脆弱，因此使DES的應(yīng)用有所下降。介紹DES的細(xì)節(jié)還有兩個(gè)作用：第一，介紹DES；第二，更重要的是分析和理解實(shí)際加密算法。DES通常使用ECB，CBC，或CFB模式。它們想開發(fā)一個(gè)加密算法。經(jīng)過幾次討論，NBS于1975年發(fā)布了這個(gè)加密算法的細(xì)節(jié)。不久，其他組織也認(rèn)可和采用DES作為加密算法。其密鑰長(zhǎng)度為56位，明文按64位進(jìn)行分組，將分組后的明文組和56位的密鑰按位替代或交換的方法形成密文組的加密方法。雖然56位密鑰的DES算法已經(jīng)風(fēng)光不在，而且常有用DES加密的明文被破譯的報(bào)道，但是了解一下昔日美國(guó)的標(biāo)準(zhǔn)加密算法總是有益的，而且目前DES算法得到了廣泛的應(yīng)用，在某些場(chǎng)合，仍然發(fā)揮著余熱。Phil Moorby后來(lái)成為VerilogXL的主要設(shè)計(jì)者和Cadence公司（CadenceDesign Systems）的第一合伙人。隨著VerilogXL 算法的成功，Verilog HDL得到了迅速發(fā)展。1990年，Cadence公司決定公開Verilog HDL語(yǔ)言，于是成立了OVI（Open Verilog Int