【正文】 ernational）組織來負責促進Verilog HDL語言的發(fā)展。Verilog HDL是一種硬件描述語言(hardware description language)，為了制作數(shù)字電路而用來描述ASICs和FPGA的設計之用。該語言允許設計者進行各種級別的邏輯設計，進行數(shù)字邏輯系統(tǒng)的仿真驗證時序分析邏輯綜合。Verilog HDL進行設計最大的優(yōu)點是其工藝無關性。2 設計的技術基礎 EDA技術簡介EDA(Electronics Design Automation)技術是隨著集成電路和計算機技術的飛速發(fā)展應運而生的一種高級、快速、有效的電子設計自動化工具。EDA關鍵技術之一就是采用硬件描述語言對硬件電路進行描述，且具有系統(tǒng)級仿真和綜合能力。利用EDA技術進行電子系統(tǒng)的設計，具有以下幾個特點：① 用軟件的方式設計硬件；② 用軟件方式設計的系統(tǒng)到硬件系統(tǒng)的轉換是由有關的開發(fā)軟件自動完成的；③ 設計過程中可用有關軟件進行各種仿真；④ 系統(tǒng)可現(xiàn)場編程，在線升級；⑤ 整個系統(tǒng)可集成在一個芯片上，體積小、功耗低、可靠性高。EDA技術涉及面廣，內(nèi)容豐富，主要應掌握如下四個方面的內(nèi)容：① 大規(guī)模可編程邏輯器件；② 硬件描述語言；③ 軟件開發(fā)工具；④ 實驗開發(fā)系統(tǒng)。 Verilog HDL語言簡介Verilog HDL最初是美國國防部為其超高速集成電路研究計劃提出的硬件描述語言，目的是為了把電子電路的設計意義以文字或文件的方式保存下來，以便其他人能輕易地了解電路的設計意義。Verilog HDL是一種全方位的硬件描述語言，具有極強的描述能力，能支持系統(tǒng)行為級、寄存器傳輸級和邏輯門級等幾種不同層次的設計，支持結構、數(shù)據(jù)流、行為三種描述形式的混合描述，覆蓋面強，因此在實際應用中越來越廣泛。因此，在設計早期系統(tǒng)功能時就具有可行性；設計層次較高，可用于較復雜的計算來解決現(xiàn)存的問題，從而縮短設計周期；Verilog HDL的設計不依賴于特定的器件的轉換；支持大規(guī)模設計的分解和已有設計的邏輯綜合和優(yōu)化；并且Verilog HDL描述的設計可轉變成門級網(wǎng)表；Verilog HDL可用源代碼描述來進行復雜電路控制設計，靈活性強，同時也便于設計結果的保存和重用。Verilog HDL硬件描述語言能大大降低電路設計的難度，這門語言正越來越廣泛的被應用，越來越多的學校已經(jīng)把Verilog HDL硬件描述語言作為數(shù)字邏輯電路教學中的必要部分，并配有大量的實踐教學使學生掌握它。Verilog HDL的主要特點：a) 具有極強的描述能力，能支持系統(tǒng)行為級、寄存器傳輸級和門級三個不同層次的設計。c) 支持大規(guī)模設計的分解和已有設計再利用。e) 本身生命期長。它采用直接優(yōu)化的編譯技術、Tcl/Tk技術、和單一內(nèi)核仿真技術，編譯仿真速度快，編譯的代碼與平臺無關，便于保護IP核，個性化的圖形界面和用戶接口，為用戶加快調(diào)錯提供強有力的手段，是FPGA/ASIC設計的首選仿真軟件。ModelSim分幾種不同的版本：SE、PE、LE和OEM，其中SE是最高級的版本，而集成在 Actel、Atmel、Altera、Xilinx以及Lattice等FPGA廠商設計工具中的均是其OEM版本。ModelSim SE支持PC、UNIX和LINUX混合平臺；提供全面完善以及高性能的驗證功能；全面支持業(yè)界廣泛的標準；Mentor Graphics公司提供業(yè)界最好的技術支持與服務。加密與解密使用相同的算法和密鑰，只是稍作改變?；驹韴D如31。實際上，最初的密鑰位64位，但在DES過程開始之前放棄密鑰的每個第八位，從而得到56位密鑰，即放棄第8，16，24，32，40，48，56和64位，如表31所示，陰影部分表示放棄的位。簡單地說，DES利用加密的兩個基本屬性：替換（也稱混淆）和變換（也稱擴散）。表31 放棄密鑰中的每個第8位12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849505152535455565758596061626364 最初的64位密鑰密鑰丟棄過程得到56位密鑰圖32 密鑰丟棄過程下面介紹DES中主要步驟。2) 對明文進行初始置換。4) 每個左明文與右明文經(jīng)過16輪加密過程，各有自己的密鑰。 圖33顯示了這個過程。例如，它指出初始置換將原明文塊的第一位換成原明文塊的第58位，第2位換成原明文塊的第50位，等等，這只是把原明文塊進行移位。這個表要從左向右、從上到下讀。IP完成后，得到的64位置換文本塊分成兩半，各32位，左塊成左明文（LPT），右塊成右明文（RPT）。表33 IP使用的完整變換表58504234261810260524436282012462544638302214664564840322416857494133251791595143352719113615345372921135635547393123157 DES的一輪DES的一輪包括圖34所示步驟。這樣，每一輪有個56位密鑰。為此，56位密鑰分成兩半，各為28位，循環(huán)左移一位或兩位。表34顯示了每一輪移動的密鑰位數(shù)。選擇56位中的48位時使用表35所示，如果仔細看看表格則可發(fā)現(xiàn)其中只有48位。由于密鑰變換要進行置換和選擇56位中的48位，因此稱為壓縮置換(pression permutation)。擴展置換將右明文從32位擴展到48位，除了從32位擴展到48位之外，這些位也進行置換，因此稱為擴展置換（expansion permutation）。2) 將上一步的每個4位塊擴展為6位塊，即每個4位塊增加2位。第2位和第4位口令輸入一樣寫出。同樣，第32個輸入位在第47個輸出位和第1個輸出位。 原始32位右明文塊1（4位）塊2（4位）塊8（4位）…圖35 擴展置換右明文擴展置換過程如圖36所示。因此，擴展置換實際上使用表36所示。現(xiàn)在，48位密鑰與48位右明文進行異或運算，將結果傳遞到下一步，即S盒替換。S盒替換密鑰變換（將密鑰從56位壓縮為48位）擴展置換（將右明文從32位擴展為48位）48位密鑰48位右明文XOR圖37 S盒替換第3步： S盒替換替換使用8個替換盒（substitution boxes）(也稱為S盒)，每個S盒有6位輸入和4位輸出。S盒將6位輸入變成4位輸出。P盒置換機制只是進行簡單置換（即按P表指定把一位換成另一位，而不進行擴展的壓縮）。例如，第一塊的16表示原輸入的第16位移到輸出的第1位，第16塊的10表示原輸入的第10位移到輸出的第16位。這時，最初64位明文的大部分與P盒置換的結果進行異或運算，結果成為新的右明文，并通過交換將舊的右明文變成為新的左明文。例如，第40位輸入代替第1位輸出等等。表38 最終置換40848165624643239747155523633138646145422623037545135321612936444125220602835343115119592734242105018582633141949175725 4 DES加密模塊設計 DES加密算法介紹DES (Data Encryption Standard，數(shù)據(jù)加密標準），是由IBM公司研制的一種加密算法，1977年，美國國家標準局宣布把它作為非機要部門使用的的數(shù)據(jù)加密標準，隨著“三金”工程尤其是金卡工程的啟動，DES算法在POS、ATM、磁卡及智能卡（IC卡）、加油站、高速公路收費站等領域被廣泛應用，以此來實現(xiàn)關鍵數(shù)據(jù)的保密。DES算法的入口參數(shù)有三個：Key、Data、Mode。如Mode為加密，則用Key把數(shù)據(jù)Data進行加密，生成Data的密碼形式（64位）作為DES的輸出結果。通過定期在通信網(wǎng)絡的源端和目的地端同時改用新的Key，便能更進一步提高數(shù)據(jù)的保密性，這正是現(xiàn)在金融交易網(wǎng)絡流行的做法。表41 DES算法置換規(guī)則5850123426181026052443628201246254463830221466456484032241685749413325179159514335271911361