【正文】 5345372921135535547393123157即將輸入的第58位換到第1位，第50位換到第2位，…，依此類推，最后一位是原來的第7位L0、R0則是換位輸出后的兩部分，L0是輸出的左32位，R0是右32位，例：設置換前的輸入值為D1D2D3…D64，則經(jīng)過初始置換后的結果為：L0=D50…，D8；R0=D57D49，…D7。逆置換正好是初始置換的逆運算，例如，第1位經(jīng)過初始置換后，處于第40位，而通過逆置換，又將第40位換回到第1位，其逆置換規(guī)則、放大換位、單純換位分別見表4表4表44。SS8，分別見表45，表46。我們可以看到：在S1中，共有4行數(shù)據(jù)，命名為0、3行；每行有16列，命名為0、3…115列。下面給出子密鑰（48bit）的生成算法。故Key實際可用位數(shù)便只有56位。即經(jīng)過縮小換位，從而得到了密鑰（48位）。DES算法的解密過程是一樣的，區(qū)別僅僅在于第一次迭代時用子密鑰K15，第二次用K14，…，最后一次用K0，算法本身并沒有任何變化。S1S2S3S4S5S6S7S8key_gendesround圖42 DES加密模塊總體框架本實例在對DES算法進行建模時，將整個算法分為密鑰產(chǎn)生 模塊key_gen、S部件代換模塊（SSSSSSSS8）、DES的一輪變換模塊desround和頂層模塊des。DES加密模塊頂層的外部接口示意圖如圖43所示，部分端口功能說明如表47所示。其中每個字節(jié)的最末一位用奇偶校驗，也就是只有56bit真正包含了密鑰信息。PC1的換位重排規(guī)律如表48所示。加密時的內(nèi)容是將C 和D中的內(nèi)容分別向左移動1至2位得到的，而且這種移位方式是按循環(huán)移位寄存器方式進行的。表49 PC2換位重排規(guī)律141711241532815621102319124268167272013241523137475530405145334844493954345346425036293248bit的內(nèi)部子密鑰K是從寄存器C1和D1所存儲的56bit中，經(jīng)過PC2重排按固定方式從中選出的48bit。密鑰產(chǎn)生模塊key_gen如圖44所示。 iteration CASE 選擇new_key_var=0。non_perm_key_var=0。if(!decrypt)begin case(iteration) 0,1,8,15。 prev0= semi_key[27]。 semi_key[0]=prev0。 semi_key= perv_key_var[27:0]。 …… default: begin semi_key= prev_key_var[55:28]。 prev0= semi_key[26]。 semi_key[1]=prev0。 non_perm_key_var[55:28]= semi_key。 ……elsebegincase(iteration)0: begin semi_key= prev_key_var[55:28]。 ……non_perm_key=（non_perm_key_var）。new_key_var[46]= non_perm_key_var[39]。new_key_var[44]= non_perm_key_var[32]。new_key_var[1]= non_perm_key_var[27]。new_key=( new_key_var)。 圖45 decrypt=1時key_gen部分仿真波形 圖46 decrypt=0時key_gen部分仿真波形 S部件代換模塊設計擴展器輸出的48bit數(shù)據(jù)和密鑰K模2相加得到48bit的數(shù)據(jù)A，這個數(shù)據(jù)必須代換為32bit的數(shù)據(jù)B，再經(jīng)過重排P(B)，然后才能和L進行運算。S代換部件是一個十分復雜的非線性函數(shù)，正是經(jīng)過它的非線性變換才使明文實現(xiàn)了較好的混亂（confusion），達到加解密效果，從而具有較強的安全性。S盒的設計準則如下：l 沒有一個S代換部件的輸出位是接近輸入位的線性函數(shù)。l 如果S部件兩個輸入僅有1位的差異，則其輸出必須至少有2位不同。l 如果S代換部件的兩個輸入前2位不同，后2位已知，則其輸出必不同。對于S代換部件的實現(xiàn)，主要有兩種方法：查表法，邏輯電路法。使用邏輯電路法來設計的時候，通常使用硬件描述語言Verilog HDL編寫程序作為設計輸入。 desround 模塊設計desround模塊執(zhí)行DES算法中的一輪非線性變換。接著輸出的48bit，被劃分為8組，每組6bit，分別加到8個代換部件S1，S2，…，S8上，經(jīng)查表代換后輸出4bit。其中擴展器的工作原理如下。每組前面的一個bit是復制上一組擴展前的最后一個bit，后面加的一個bit是復制下一組擴展前的最開始的一個bit。本模塊調(diào)用了密鑰生成模塊，它的輸出除了左半信號和右半信號，還有密鑰信號。這個信號會輸出給Key_o，作為下輪運算的一個輸入，用以產(chǎn)生下一輪運算所需的密鑰。always(posedge clk or negedge reset) begin L_o、R_o、Key_o產(chǎn)生邏輯 if(!reset) begin L_o=(0)。 Key_o=(0)。 R_o=(next_R)。 end endalways(R_i or L_i or Key_i or iteration_i or decrypt_i or new_key or s1_i or s2_i or s3_i or s4_i or s5_i or s6_i or s7_i or s8_i)begin R_i_var=R_i。 …… expandedR[1]=R_i_var[0]。 previous_key=(Key_i)。 decrypt=(decrypt_i)。 KER=expandedR^round_key。 s1_o產(chǎn)生邏輯 …… s8_o=(KER[5:0])。 Soutput、f產(chǎn)生邏輯 …… f[0]=Soutput[7]。 expanRSig=(L_i^f)。這里之所以需要數(shù)據(jù)選擇器，是因為模塊僅在load_i為高電平時接受外部數(shù)據(jù)，待加/解密數(shù)據(jù)和外部密鑰通過數(shù)據(jù)選擇器輸入到desround模塊的數(shù)據(jù)輸入端和密鑰輸入端。16輪變換結束之后，ready_o會變?yōu)楦唠娖?，這時整個模塊的輸出data_o才為有效數(shù)據(jù)。 DES加密方案設計 資源優(yōu)先設計方案資源優(yōu)先方案就是通過硬件設計出一個密鑰變換輪函數(shù)和一個明文變換輪函數(shù)，通過16輪反復調(diào)用這一個硬件系統(tǒng)實現(xiàn)一次DES加密運算。但是，一個時鐘周期只能進行一輪加密運算，要完成整個加密過程要花費16個時鐘周期，從而在速度性能上大打折扣。 性能優(yōu)先設計方案性能優(yōu)先設計方案剛好與資源優(yōu)先設計方案相反。這樣，從第一個數(shù)據(jù)塊開始加密起，每一個時鐘周期延時都會有一個數(shù)據(jù)塊進行加密，經(jīng)16個時鐘周期延時后，得到最終的密文。本文通過子密鑰的簡化和S盒的優(yōu)化來改進傳統(tǒng)的流水線結構，實現(xiàn)一個占用資源少、加密速度快的加密系統(tǒng)。由第一輪子密鑰變換結果可以看出：第一輪子密鑰的第…、4448位分別為初始密鑰的第53…、6531位。同時，由于每一輪子密鑰產(chǎn)生的時間并不相同，會給DES密碼的迭代運算帶來很多不必要的麻煩。每一輪循環(huán)移位的次數(shù)對原始密鑰是固定的，其每一位相對于初始密鑰的每一位存在著固定的關系，由此可以列出每一輪子密鑰與初始密鑰之間的關系表，通過關系表采用硬件描述語言可同時產(chǎn)生16輪子密鑰。(2) S盒的優(yōu)化S盒的設計是DES算法的關鍵部分， S盒設計的優(yōu)劣將影響整個算法的性能。S盒的原理是輸入6bit的數(shù)據(jù)，其中第1位和第6 位確定行，中間4bit確定列，通過行、列查表確定對應的4 bit的輸出。然而這樣的語句雖然可讀性很強，但綜合的效率往往不高，占用資源過多，速度也比較低，使S盒成為系統(tǒng)速度的瓶頸。EDA技術代表了當今電子設計技術的最新發(fā)展方向，它徹底改變了數(shù)字系統(tǒng)的設計方法和實現(xiàn)手段。本文利用ModelSim對DES加密算法程序進行了仿真，得到的仿真波形初步驗證了DES加密功能的正確性。同時，對性能優(yōu)先方案提出了改進方法即：子密鑰簡單生成和S盒的優(yōu)化。這兩種方案可以用于不同要求的應用領域，具有較大的靈活性。如今，伴隨著這篇畢業(yè)論文的最終成稿，復雜的心情煙消云散，自己甚至還有一點成就感。本論文是在周彥良老師的精心指導下完成的，無論是在程序設計階段還是在論文寫作過程中，周老師都給予了我很大的支持與幫助。衷心感謝周老師給予我的關心和指導，感謝我的同學在畢業(yè)設計中給予我的幫助。畢業(yè)設計完成之際，大學生活即將結束，回首往事，感慨萬千！四年光陰瞬息而逝，難免有些感傷，但更多的是美