【正文】 CPU， SOPC， FPGA IV 目 錄 摘 要 ......................................................... II ABSTRACT ...................................................... III 目 錄 ......................................................... IV 前 言 .......................................................... 8 第 1 章 緒 論 .................................................... 9 嵌入式系統(tǒng)概述 ........................................... 9 嵌入式系統(tǒng)的特點(diǎn) ................................ 9 片上系統(tǒng)和可編程片上系統(tǒng) ....................... 10 Nios 嵌入式處理器 ....................................... 10 Nios 嵌入式處理器特性 .......................... 10 Nios 嵌入式處理器系統(tǒng)組件 ....................... 12 Avalon 交換結(jié)構(gòu)總線 ............................ 12 第 2 章 Nios 嵌入式系統(tǒng)開發(fā)板整體分析 ........................... 15 V 系統(tǒng)設(shè)計(jì)目標(biāo) ........................................... 15 系統(tǒng)設(shè)計(jì)原理 ........................................... 15 開發(fā)板組件與理論分析 ................................... 16 開發(fā)板電路設(shè)計(jì)原理圖與 PCB 布線圖 ....................... 18 第 3 章 Nios 嵌入式系統(tǒng)開發(fā)板硬件開發(fā) .......................... 20 硬件開發(fā)環(huán)境概述 ....................................... 20 FPGA： EP1C6QC240C8 的特性和電路設(shè)計(jì) ..................... 20 特性和封裝 .................................... 20 引腳說明 ...................................... 20 工作條件 ...................................... 21 串行配置器件： EPCS1 的特性和電路設(shè)計(jì) .................... 21 Cyclone FPGA 的配置 ............................ 21 串行配置器件： EPCS1/EPCS4 ...................... 22 EPCS1 的電路設(shè)計(jì) ............................... 23 SRAM： IDT71V016 的特性和電路設(shè)計(jì) ........................ 23 器件特性 ...................................... 24 IDT71V016 工作方式 ............................. 24 IDT71V016 的電路設(shè)計(jì) ........................... 25 FLASH： AM29LV800B 的特性和電路設(shè)計(jì) ...................... 26 器件特性 ...................................... 26 VI 器件工作方式描述 .............................. 27 AM29LV800 總線操作 ............................. 28 AM29LV800 的電路設(shè)計(jì) ........................... 28 第 4 章 Nios 嵌入式系統(tǒng)開發(fā)板調(diào)試 ............................... 30 片內(nèi) RAM、 ROM 調(diào)試 ...................................... 30 GERMS 監(jiān)控調(diào)試 .......................................... 35 擴(kuò)展 SRAM 調(diào)試 .......................................... 39 擴(kuò)展 FLASH 調(diào)試 ......................................... 41 第 5 章 利用 Nios 嵌入式系統(tǒng)開發(fā)板完成 DDS 的設(shè)計(jì) ................ 44 理論分析 ............................................... 44 利用開發(fā)板實(shí)現(xiàn)的優(yōu)點(diǎn) ................................... 45 系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn) .......................................... 46 參數(shù)選取 ...................................... 46 系統(tǒng)設(shè)計(jì) ...................................... 46 系統(tǒng)實(shí)現(xiàn) ...................................... 46 第 6 章 總 結(jié) ................................................... 48 主要工作總結(jié) ........................................... 48 結(jié)論 ................................................... 48 VII 改進(jìn)意見 ............................................... 48 8 前 言 FPGA 的特點(diǎn)及其發(fā)展趨勢 ： 嵌入式系統(tǒng) ， 是一個(gè)面向應(yīng)用、技術(shù)密集、資金密集、不可壟斷的產(chǎn)業(yè)，隨著各個(gè)領(lǐng)域應(yīng)用需求的多樣化，嵌入式設(shè)計(jì)技術(shù)和芯片技術(shù)也經(jīng)歷著一次又一次的革新。同時(shí) 開發(fā)板所提供的 豐富的接口模塊，供人機(jī)交互 和器件間通信使用 ， 方便了開發(fā)者的設(shè)計(jì)和系統(tǒng)的嵌入 ， 可以 滿足普通高等院校、科研人員等的需求 。 I 基于 FPGA的嵌入式系統(tǒng)設(shè)計(jì) II 摘 要 本文設(shè)計(jì)完成的 是 基于 FPGA 的嵌入式系統(tǒng)開發(fā)板 ，它可以完成 FPGA、嵌入式系統(tǒng)和 SOPC 等的設(shè)計(jì)和 開發(fā)。 開發(fā)板以 Altera 公司的 Cyclone 系列 FPGA— EP1C6 為核心， 在其外圍擴(kuò)展FLASH、 SRAM、 A/D、 D/A、鍵盤、 LED 顯示、 LCD 顯示、 串口通信 、 VGA 接口、PS2 接口 和 USB 接口 等器件，使其成為一個(gè)完整的嵌入式開發(fā)系統(tǒng)， 系統(tǒng)采用模塊化設(shè)計(jì)，各個(gè)模塊之間可以自由組合，使得該 開發(fā)板 的靈活性 和可擴(kuò)展性 大大提高 。 開發(fā)者可以使用 VHDL 語言、 Verilog HDL 語言、原理圖輸入等多種方式 進(jìn)行邏輯電路和 功能模塊設(shè)計(jì) ， 也可以 利用 Altera 公司提供的 IP 資源和 Nios 16/32 位處理器開發(fā)嵌入式系統(tǒng)，借助 QuartusII 和 Nios SDK Shell 軟件進(jìn)行編譯 、 下載，并通過 本嵌入式系統(tǒng)開發(fā)板 進(jìn)行 調(diào)式和 結(jié)果驗(yàn)證。雖然 ASIC 的成本很低，但設(shè)計(jì)周期長、投入費(fèi)用 高、風(fēng)險(xiǎn)較大，而可編程邏輯器件（ Programmable Logical Device， PLD）設(shè)計(jì)靈活、功能強(qiáng)大，尤其是高密度現(xiàn)場可編程邏輯器件（ Field Programmable Gate Array,FPGA）其設(shè)計(jì)性能已完全能夠與 ASIC 媲美，而且由于 FPGA 的逐步普及，其性能價(jià)格比已足以與 ASIC 抗衡。 可編程片上系統(tǒng)（ SOPC）是一種特殊的嵌入式系統(tǒng)： 首先它是片上系統(tǒng)（ SOC），即由單個(gè)芯片完成整個(gè)系統(tǒng)的主要邏輯功能；其次，它是可編程 系統(tǒng)，具有靈活的設(shè)計(jì)方式，可裁減、可擴(kuò)充、可升級(jí)，并具備軟硬件在系統(tǒng)可編程的功能。 9 第 1 章 緒 論 嵌入式系統(tǒng) 是嵌入到對(duì)象體系中的專用計(jì)算機(jī)系統(tǒng)， 包括硬件和軟件兩 大 部分。 嵌入式處理器 是 嵌入式系統(tǒng)的核心 ，有硬核和軟核之分。和硬核相比，軟核的使用靈活方便。 Nios 具有 16 位指令系統(tǒng)，用戶可選擇 16 位或 32 位數(shù)據(jù)寬度和可靈活配置的標(biāo)準(zhǔn)外圍設(shè)備及軟件庫。 嵌入式系統(tǒng)的特點(diǎn) 嵌入式系統(tǒng)是以應(yīng)用為中心，以計(jì)算機(jī)技術(shù)為基礎(chǔ)，硬件和軟件可裁剪，適應(yīng)應(yīng)用系統(tǒng)對(duì)功能、可靠性、成本、體積和功耗等嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)。嵌入式系統(tǒng)與應(yīng)用緊密結(jié)合，具有很強(qiáng)的專用性。 ? 嵌入式系統(tǒng)必須根據(jù)應(yīng)用需求對(duì)硬件和軟件進(jìn)行裁剪，以滿足應(yīng)用系統(tǒng)的功能、可靠性、成本、體積和功耗等要求。 同時(shí)還應(yīng)該看到，嵌入式系統(tǒng)是一個(gè)外延極廣的概念。 一般而言，嵌入式系統(tǒng)和通用計(jì)算機(jī)系統(tǒng)類似，由處理器、存儲(chǔ)器、輸入輸出接口和設(shè)備以及軟件等部分組成。 ? 系統(tǒng)簡練。嵌入式系統(tǒng)一般沒有系統(tǒng)軟件和應(yīng)用軟件的明顯區(qū)分，不要求功能 的設(shè)計(jì)和實(shí)現(xiàn) 過于復(fù)雜，這既有利于控制系統(tǒng)成本，同時(shí)也有利于 保障 系統(tǒng)安全。嵌入式系統(tǒng)的個(gè)性化很強(qiáng)，軟件和硬件的結(jié)合非常緊密，一般要針對(duì)硬件進(jìn)行 軟件的設(shè)計(jì)，即使在同一品牌、同一系列的產(chǎn)品中也需要根據(jù)硬件的變化和增減對(duì)軟件不斷進(jìn)行修改。 ? 實(shí)時(shí)操作系統(tǒng)支持。 10 ? 專門開發(fā)工具支持。開發(fā)工具和環(huán)境一般基于通用計(jì)算機(jī)的軟硬件設(shè)備、邏輯分析儀和示波器等。由于匯編語言是非結(jié)構(gòu)化的語言，不能勝任 大型的 結(jié)構(gòu)化程序設(shè)計(jì)，必須采用更高級(jí)的 C 語言進(jìn)行設(shè)計(jì)。SOC 最大的特點(diǎn)是成功實(shí)現(xiàn)了軟硬件的無縫結(jié)合，直 接在處理器芯片內(nèi)嵌入操作系統(tǒng)的代碼模塊。 用戶使用 SOC，不需要再像傳統(tǒng)的系統(tǒng)設(shè)計(jì)一樣繪制龐大復(fù)雜的電路板，而只需要使用相應(yīng)的開發(fā)工具，將處理器、存儲(chǔ)器和接口邏輯集成在一起，并開發(fā)相應(yīng)的軟件，編譯仿真之后就可以直接交付芯片廠商進(jìn)行生產(chǎn)。隨著可編程邏輯器件（ Programmable Logic Device， PLD） 的廣泛應(yīng)用，可編程片上系統(tǒng)（ System on a Programmable Chip， SOPC）越來越多地受到人們的關(guān)注。用戶可以靈活地進(jìn)行系統(tǒng)硬件和軟件設(shè)計(jì)，還可以在現(xiàn)場進(jìn)行系統(tǒng)修改。 Altera 是 PLD 的大型生產(chǎn)商，生產(chǎn)的 PLD 有 CPLD（ Complex Programmable Logic Device，復(fù)雜可編程邏輯器件）和 FPGA（ Field Programmable Gate Array，現(xiàn)場可編程門陣列）兩大系列。 Altera 的 SOPC 嵌入式處理器（ Embedded Processor）解決方案有兩種：嵌入 ARM922T 硬核的 Excalibur器件和用于 FPGA 的可配置 Nios 嵌入式處理器軟核。 Nios處理器的易用和靈活已經(jīng)使它成為世界上最流行的嵌入式處理器。 SOPC Builder 可用于集成一個(gè)或多個(gè)可配置的帶有許多標(biāo)準(zhǔn)外圍設(shè)備的 Nios CPU，并利用自動(dòng)形成的 Avalon 交換結(jié)構(gòu)總線將這些系統(tǒng)連接在一起。例如一個(gè) 16位 Nios CPU，在片內(nèi) ROM 中運(yùn)行一個(gè)小程序，可以制作成一個(gè)實(shí)際的序列發(fā)生器或控制器，并且能夠代替固 定編碼的狀態(tài)機(jī)。 Nios 嵌入式處理器的獨(dú)特性（例如自定義指令和并行的多控制器 Avalon 交換結(jié)構(gòu)總線）使它不同于市場上其他的處理器軟核。 32 位和 16 位 Nios 嵌入式處理器典型配置的比較如表 11 所示。 ? 使 用最少的邏輯單元。 ? 最大的時(shí)鐘速度。 ? 簡單的存儲(chǔ)器接口。 ? 在 CPU、外圍設(shè)備和存儲(chǔ)器之間自動(dòng)形成 Avalon 交換結(jié)構(gòu)接口邏輯電路。 ? 靈活的尋址方式。 ? 快速的中斷處理。 ? 有效算法實(shí)現(xiàn)。 ? MUL 指令：快速整數(shù)乘法單元。 表 12 Nios 嵌入式處理器器件支持 器 件 說 明 Stratix II 最高的性能，最高的密度，大量的存儲(chǔ)資源，特性豐 富的平臺(tái) Stratix GX 最高的性能結(jié)構(gòu)，高速串行收發(fā)器 Cyclone 低成本，替代 ASIC，適用于價(jià)格敏感的應(yīng)用 APEX II 高密度，高性能，支持高速差分 I/O標(biāo)準(zhǔn) Mercury 高性能，高帶寬，中密度，包括時(shí)鐘數(shù)據(jù)恢復(fù)支持