【正文】 述電梯的運(yùn)行情況進(jìn)行匯總，可以得到如 圖 31 的電梯運(yùn)行狀態(tài)圖 。此時，電梯就進(jìn)入預(yù)下降狀態(tài)，準(zhǔn)備作下降運(yùn)行。 處于二樓到 五 樓時，電梯可能出現(xiàn)三種情況： 1電梯沒有接收到請求信號，電梯 返回一樓 待機(jī) ； 2電梯收到上升請求信號，進(jìn)入預(yù)上升狀態(tài)； 3電梯受到下降請求信號，進(jìn)入預(yù)下降狀態(tài)。此時，電梯就進(jìn)入預(yù)上升狀態(tài)，準(zhǔn)備作上升運(yùn)行。反之，則是下降請求信號。使電梯進(jìn)入預(yù)上升狀態(tài)的請求信號就是上升請求信號。 出于這方面的考慮，本設(shè)計把電梯的請求信號劃分為上升請求和下降請求。 程序設(shè)計 電梯運(yùn)行規(guī)則 （ 1）請求信號分析： 電梯的請求信號分為梯內(nèi)請求和 梯外請求，如果從這個角度就很難去進(jìn)行對電梯運(yùn)行可能情況的分析，因為電梯的運(yùn)行是根據(jù)梯內(nèi)和梯外的請求信號、行程信號進(jìn)行控制的，而梯內(nèi)和梯外的請求是隨機(jī)且不能以有限的規(guī)則去對其進(jìn)行說明的。同時，電梯外部的人也可以根據(jù)請求信號顯示（上升請求、下降請求、無請求），就可以避免沒必要地重復(fù)請求信號輸入。 本系統(tǒng)具有請求 信號顯示功能，結(jié)合方向現(xiàn)實，可以減少用戶對同一請求的輸入次數(shù)，這樣就延長了電梯按鍵的使用壽命。兩位控制信號作為一個 3 路開關(guān)的選通信號，此 3 路開關(guān)選用模擬電子開關(guān)。 信號的輸出、顯示模塊 本系統(tǒng)的輸出信號有兩種 :一種是電機(jī)的升降控制信號（兩位）和開門 /關(guān)門控制信號；另一種是面向用戶的提示信號（含樓層顯示、方向顯示、已接受請求顯示等）。電梯工作過程中共有 9 個狀態(tài)：等待、上升、下降、開門、關(guān)門、停止、休眠、超載報警及故障報警狀態(tài)。 電梯運(yùn)行過程中，由于用戶的請求信號的輸入是離散的，而且系統(tǒng)對請求的響應(yīng)也是離散的，因此請求信號的存儲要求新的請求信號不能覆蓋原來的請求信號，只有響應(yīng)動作完成后才能清除存儲器內(nèi)對應(yīng)的請求信號位。鍵盤、光敏外部輸入接口電路未設(shè)計?？梢圆捎枚啻螜z測的方法解決這個問題，對一個信號進(jìn)行多次采樣以保證信號的可信度。 江蘇大學(xué)學(xué)士學(xué)位論文 12 第三章 工作原理、 程序設(shè)計及 調(diào)試 工作原理 外部數(shù)據(jù)高速采集模塊設(shè)計 控制器采用 FPGA 作為系統(tǒng)控制的核心，系統(tǒng)時鐘頻率是 ，完全可以滿足實時采集數(shù) 據(jù)的要求。在設(shè)計輸入之后， QuartusII 的編譯器將給出設(shè)計輸入的錯誤報告。 QuartusII軟件可以將設(shè)計、綜合、布局和布線以及系統(tǒng)的驗證全部都整合到一個無縫的環(huán)境之中，其中也包括和第三方 EDA 工具的接口。 QuartusII 提供了完整的多平臺設(shè)計環(huán)境，能滿足各種特定設(shè)計的需要，也是單芯片可編程系統(tǒng)（ SOPC）設(shè)計的綜合性環(huán)境和 SOPC 開發(fā)的基本設(shè)計工具，并為Altera DSP 開發(fā)包進(jìn)行系統(tǒng)模型設(shè)計提供了集成綜合環(huán)境。 QuartusII 軟件介紹 QuartusII 是 Altera 提供 的 FPGA/CPLD 開發(fā)集成 環(huán)境 ， Altera 是世界上最大的可編程邏輯器件供應(yīng)商之一。 VHDL 的設(shè)計步驟 采用 VHDL 的系統(tǒng)設(shè)計，一般有以下 6 個步驟。這些模塊可以預(yù)先設(shè)計或者使用以前設(shè)計中的存檔模塊 , 將這些模塊存放在庫中 , 就可以在以后的設(shè)計中進(jìn)行復(fù)用。 (7) VHDL 語言程序易于共享和復(fù)用 VHDL 語言采用基于庫 ( library) 的設(shè)計方法。這樣做的好處是可以使設(shè)計人員集中精力進(jìn)行電路設(shè)計的優(yōu)化 , 而不需要考慮其他的問題。所以，即使在遠(yuǎn)離門級的高層次（即使設(shè)計尚未完成時），設(shè)計者就能夠?qū)φ麄€工程設(shè)計的結(jié)構(gòu)和功能的可行性進(jìn)行查驗，并做出決策。 (5)靈活性： VHDL 最初是作為一種仿真標(biāo)準(zhǔn)格式出現(xiàn)的，有著豐富的仿真語句和庫函數(shù)。 (3)VHDL 語言具有很強(qiáng)的移植能力 VHDL 語言很強(qiáng)的移植能力主要體現(xiàn)在 : 對于同一個硬件電路的 VHDL 語言描述 , 它可以從一個模擬器移植到另一個模擬器上、從一個綜合器移植到另一個綜合器上或者從一個工作平臺移植到另一個工作平臺上去執(zhí)行。 VHDL 語言的強(qiáng)大描述能力還體現(xiàn)在它具有豐富的數(shù)據(jù)類型。 (2)VHDL 語言具有強(qiáng)大的硬件描述能力 VHDL 語言具有多層次的電路設(shè)計描述功能，既可描述系統(tǒng)級電路 , 也可以描述門級電路；描述方式既可以采用行為描述、寄存器傳輸描述或者結(jié)構(gòu)描述，也可以采用三者的混合描述方式。 VHDL 語言設(shè)計方法靈活多樣 , 既支持自頂向下的設(shè)計方式 , 也支持自底向上的設(shè)計方法 。同時 , 它還具有多層次的電路設(shè)計描述功能。 正如 “ 配置 ” 一詞 本身的含義一樣，配置語句就是用來為較大的系統(tǒng)設(shè)計提供管理和工程組織的。多個程序包可以并入一個 VHDL 庫中，使之適用于更一般的訪問和調(diào)用范圍。 VHDL 程序設(shè)計中常用的庫有 IEEE 庫、 STD 庫、 WORK 庫及 VITAL 庫。因此，可以把庫看成是一種用來存儲預(yù)先完成的程序包、數(shù)據(jù)集合體和元件的倉庫。 （ 4） VHDL 庫 在利用 VHDL 進(jìn)行工程設(shè)計中，為了提高設(shè)計效率以及使設(shè)計遵循某些統(tǒng)一的語言標(biāo)準(zhǔn)或數(shù)據(jù)格式，有必要將一些有用的信息匯集在一個或幾個庫中以供調(diào)用。 VHDL 子程序與其他軟件語言中的 子程序的應(yīng)用目的是相似的，即能更有效地完成重復(fù)性的工作。結(jié)構(gòu)體的語句格式如下： ARCHITECTURE 結(jié)構(gòu)體名 OF 實體名 IS 江蘇大學(xué)學(xué)士學(xué)位論文 9 [說明語句 ] BEGIN [功能描述語句 ] END 結(jié)構(gòu)體名； （ 3）子程序 VHDL 子程序（ SUBPROGRAM）是一個 VHDL 程序模塊。其格式如下： PORT（端口名：端口模式 數(shù)據(jù)類型； {端口名：端口模式 數(shù)據(jù)類型 } ）； （ 2）結(jié)構(gòu)體 結(jié)構(gòu)體是實體所定義的設(shè)計實體中的一個組成部分。實體是設(shè)計實體的表層設(shè)計單元，實體說明部分規(guī)定了設(shè)計單元的輸入輸出接口信號和引腳，它是設(shè)計實體對外的一個通信界面。 VHDL 結(jié)構(gòu)與要素 一個完整的 VHDL 程序是由以下五部分組成的：庫（ LIBRARY） 、 程序包（ PACKAGE） 、 實體（ ENTITY） 、 結(jié)構(gòu)體（ ARCHITECTUR）、 子程序（ SUBPROGRAM）、電路的具體描述配置（ CONFIGURATION）。 VHDL 具有與具體硬件電路無關(guān)和設(shè)計平臺無關(guān)的特性，并且具有良好的電路 行為描述和系統(tǒng)描述的能力，并在語言易讀性和層次化結(jié)構(gòu)化設(shè)計方面 表現(xiàn)了強(qiáng)大的生命力和應(yīng)用潛力。 江蘇大學(xué)學(xué)士學(xué)位論文 8 VHDL 不僅可以作為系統(tǒng)模擬的建模工具，而且可以作為電路系統(tǒng)的設(shè)計工具，可以利用軟件工具將 VHDL 源碼自動的轉(zhuǎn)化為文本方式表達(dá)的基本邏輯原元件連接圖。 自 IEEE 公布了 VHDL 的標(biāo)準(zhǔn)版本之后，各 EDA 公司相繼推出了自己的 VHDL 設(shè)計環(huán)境，或宣布自己的設(shè)計工具支持 VHDL。 VHDL 語言介紹 VHDL 的英文全稱是 VHSIC（ Very High Speed Integrated Circuit ） Hardware Description Language， 于 1983 年由美國國防部 （ DOD） 發(fā)起創(chuàng)建，由電工和電子工程師協(xié)會 IEEE（ The Institute of Electrical and Electronics Engineers）進(jìn)一步發(fā)展并在 1987 年作為 “IEEE標(biāo)準(zhǔn) 1076”（ IEEE Std 1076） 發(fā)布。 （ 8） SoC 高效低成本設(shè)計技術(shù)的成熟。 （ 6）基于 EDA 工具、用于 ASIC 設(shè)計的標(biāo)準(zhǔn)單元已涵蓋大規(guī)模電子系統(tǒng)及復(fù)雜 IP核模塊。 （ 4） EDA 使得電子技術(shù)領(lǐng)域各學(xué)科的界限更加模糊，更加互為包容 ，如模擬與數(shù) 字、軟件與硬件、系統(tǒng)與器件、 ASIC 與 FPGA、行為與結(jié)構(gòu)等。 （ 2）在仿真和設(shè)計兩方面支持標(biāo)準(zhǔn)硬件描述語言的功能強(qiáng)大的 EDA 軟件不斷推出。例如在飛機(jī)制造過程中，從設(shè)計、性能測試及特性分析直到飛行模擬，都可能涉及到 EDA 技術(shù)。包括在機(jī)械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個領(lǐng)域，都有 EDA 的應(yīng)用。 利用 EDA 工具，電子 設(shè)計師可以從概念、算法、協(xié)議等開始設(shè)計電子系統(tǒng)，大量工作可以通過計算機(jī)完成，并可以將電子產(chǎn)品從電路設(shè)計、性能分析到設(shè)計出 IC 版圖或 PCB版圖的整個過程在計算機(jī)上自動處理完成。 EDA 技術(shù)就是以計算機(jī)為工具，設(shè)計者在 EDA 軟件平臺上，用硬件描述語言 VHDL完成設(shè)計文件，然后由計算機(jī)自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。這些器件可以 通過軟件編程而對其硬件結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，從而使得 硬件的設(shè)計可以如同軟件設(shè)計那樣方便快捷。 20 世紀(jì) 90 年代，國際上電子和計算機(jī)技術(shù)較先進(jìn)的國家，一直在積極探索新的電子電路設(shè)計方法，并在設(shè)計方法、工具等方面進(jìn)行了徹底的變革，取得了巨大成功。 EDA 技術(shù)是在電子 CAD 技術(shù)基礎(chǔ)上發(fā)展起來的計算機(jī)軟件系統(tǒng)，是指以計算機(jī)為工作平臺，融合了應(yīng)用電子技術(shù)、計算機(jī)技術(shù)、信息處理及智能化技術(shù)的最新成果，進(jìn) 行電子產(chǎn)品的自動設(shè)計。 在 QuartusII 軟件 平臺上開發(fā)具有易學(xué)易懂、控制靈活方便、抗干擾能力強(qiáng)、運(yùn)行穩(wěn)定可靠等優(yōu)點(diǎn)。 EDA 技術(shù)的重要組成部分 是硬件描述語言 ，VHDL 是 電子設(shè)計主流硬件的描述語言 之一 。 電梯控制器硬件系統(tǒng)示意圖如圖 11 所示。相信在不遠(yuǎn)的將來，我國相關(guān)的專業(yè)技術(shù)人員使用 EDA 技術(shù)進(jìn)行工程設(shè)計，就像現(xiàn) 在使用計算器一樣，雖然大部分人不能開辦集成電路制造廠，但是卻能快速、經(jīng)濟(jì)地制造（設(shè)計）自己的專用集成電路或集成電子系統(tǒng)?；?EDA 技術(shù)的 VHDL 語言對設(shè)計的描述具有相對獨(dú)立性，設(shè)計者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計實現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計。 方案選擇 對于符合市場需求的大規(guī)模系統(tǒng)，要達(dá)到高效、高速完成，必須有多人甚至多個開發(fā)組共同并行工作才能實現(xiàn)。 EDA 使得設(shè)計者的工作僅限于利用硬件描述語言和 EDA 軟件來完成對系統(tǒng)硬件功能的實現(xiàn)。它 打破了軟件和硬件間的壁壘，使計算機(jī)的軟件 技術(shù) 與硬件實現(xiàn)、設(shè)計效率和產(chǎn)品性能合二為一，它代表了電子設(shè)計技術(shù)和應(yīng)用技術(shù)的發(fā)展方向。因此 EDA 技術(shù)為現(xiàn)代電子理論和設(shè)計的表達(dá)與實現(xiàn)提供了可能性。因此，嚴(yán)格的說， EDA 技術(shù)應(yīng)該是這兩者的江蘇大學(xué)學(xué)士學(xué)位論文 4 結(jié)合，是這兩種技術(shù)領(lǐng)域共同孕育的奇葩。 EDA 技術(shù)在電梯 控制 中 的應(yīng)用 在現(xiàn)代高新電子產(chǎn)品的設(shè)計和生產(chǎn)中，微電子技術(shù)和現(xiàn)代電子設(shè)計技術(shù)是相互促進(jìn)、相互推進(jìn)又相互制約的兩個技術(shù)環(huán)節(jié)。由于電梯在運(yùn)行過程中各種輸入信號是隨機(jī)出現(xiàn)的，即信號的出現(xiàn)具有不確定性，同時信號需要自鎖保持、互鎖保存、優(yōu)先級排隊、數(shù)據(jù)比較等，因此信號之間就存在復(fù)雜的邏輯關(guān)系。從這種意義上來說， PLC 編程水平的高低就決定電梯運(yùn)行狀態(tài)的好壞，因此 PLC 應(yīng)用在電梯控制中的編程技術(shù)就成為控制電梯運(yùn)行的關(guān)鍵技術(shù)。就電梯的控制方法而言，目前國產(chǎn)電梯廣泛采用可編程控制器 技術(shù)的智能化控制。因此，目前在國產(chǎn)電梯及中低檔的客梯廣泛應(yīng)用了 PLC 控制系統(tǒng)，特別適用在用電梯的技術(shù)改造。 PLC 將 CPU、存儲器、 I/O 接口等做成一體，使用方便，擴(kuò)展容易。 PLC 在設(shè)計和 制造上采取了許多抗干擾措施，輸入輸出均有光電隔離。通常，電梯功能、層數(shù)變化時，無需增減繼電器和大量的電路。 由 PLC 或微機(jī)實現(xiàn)繼電器的邏輯控制功能，具有較大的靈活性，不同的控制方式可用相同的硬件，只是軟件各不相同。為了實現(xiàn)電梯的控制，過去大多是采用繼電器邏輯電路，這種邏輯控江蘇大學(xué)學(xué)士學(xué)位論文 3 制方式具有原理簡單、直觀的特點(diǎn)，但通用性較差，對不同的樓層和不同的控制方式，其原理圖、接線圖等必須重新制作，且控制系統(tǒng)由許多繼電器觸點(diǎn)組成，接線復(fù)雜、故障率高。隨著社會的不斷發(fā)展，樓房越來越高，而電梯成為了高層樓房的必須設(shè)備。 PLC 技術(shù) 在 電梯控制 中 的應(yīng)用 PLC（可編程控制器）作為一種工業(yè)控制微型計算機(jī)，它以其編程方便、操作簡單尤其是它的高可控性等優(yōu)點(diǎn)，在工業(yè)生產(chǎn)過程中得到了廣泛的應(yīng)用。應(yīng)用微機(jī)控制可以取消選層器和大量中間繼電器。對電梯的控制主要是選層、啟層、換速、平層、停車等幾個環(huán)節(jié)，其中以選層環(huán)節(jié)最為復(fù)雜。 單片機(jī)技術(shù)在電梯控制中的應(yīng)用 單片機(jī)是一種集成在 電路 芯片，是采用 超大規(guī)模集成電路 技術(shù)把具有數(shù)據(jù)處理能力的中央處理器 CPU 隨機(jī)存儲器 RAM、 只讀存儲器 ROM、多種 I/O 口和中斷系統(tǒng)、定時器/計時器 等功能（可能還包括顯示驅(qū)動電路、 脈寬調(diào)制 電路、模擬多路轉(zhuǎn)換器、 A/D 轉(zhuǎn)換器 等電路）集成到一塊硅片上構(gòu)成的一個小而完善的 計算機(jī)系統(tǒng) 。如何更快捷 、更安全 地到達(dá)目的樓層，成為了人們對電梯的最根本的要求。興建高層建筑是有效措施之一，隨之 高樓大廈的聳立， 電梯業(yè)便應(yīng)運(yùn)而生。 針對我國樓層層數(shù)的基本水平，本著 “一理通，百理明 ”的原則，本設(shè)計希望通過 設(shè)計簡單的六層電梯控制器，為廣大電梯設(shè)計者提供一個 設(shè)計 基礎(chǔ)。 本設(shè)計 的主要工作 是 利用 VHDL 語言編程實現(xiàn)六層電梯控制器各個模塊的功能，并用 QuartusII 對本文進(jìn)行設(shè)計，討論六層電梯控制器設(shè)計的思路、示意圖、結(jié)構(gòu)圖、流程圖及程序仿真圖。 針對目前中小型電梯所能實現(xiàn)的功能，本控制器可控制電梯完成 6 層樓的載客服務(wù)，而