【正文】 end if。 else cq = k。 end if。039。then if cq k then cq = cq + 1。then if ud = 39。 if en = 39。139。 process (clk,en,ud,k,cq) is begin if clk39。a。 begin instruction = camp。 signal cao1,cao2: std_logic。 end entity bmkn。 entity bmkn is port(clk,ud,en,c,b,a:in std_logic。 use 。進(jìn)位和借位脈沖可用來(lái)控制 DCO，使得 DCO 輸出的脈沖數(shù)根據(jù)進(jìn)位和借位來(lái)加上或者是刪除一些脈沖，實(shí)際上也就改變了 DCO 13 的輸出頻率。 若 u1始落 u2，異或門(mén)輸出不對(duì)稱 ,那么計(jì)數(shù)器加計(jì)數(shù)時(shí)間比減計(jì)數(shù)時(shí)間長(zhǎng)，其結(jié)果計(jì)數(shù)器隨著時(shí)間的增長(zhǎng)將溢出，產(chǎn)生一個(gè)進(jìn)位脈沖。該計(jì)數(shù)器設(shè)計(jì)為一個(gè) 9 位可編程（可變模數(shù)）可逆計(jì)數(shù)器，計(jì)數(shù)范圍是由外部置數(shù) CBA控制。如上圖 410所示， u1與 u2頻率相同，而相位差為 90度，故 ud輸出的信號(hào)頻率恰好時(shí)輸入信號(hào)的兩倍，即 ud為占空比為 50%的方波。經(jīng)過(guò)比較后，異或門(mén)輸出誤差信號(hào) UD作為 JXQ的結(jié)果由UD端輸出。 12 end architecture art 。 end entity jxq。 entity jxq is port(u1,u2:in std_logic。 異或門(mén)數(shù)字鑒相器 VHDL程序代碼如下： library ieee。這個(gè)過(guò)程是連續(xù)發(fā)生的。在環(huán)路未鎖定的情況下，若 Ud = 0 即 u u2同極性時(shí)，它使可逆計(jì)數(shù)器向上加計(jì)數(shù)，并導(dǎo)致進(jìn)位脈沖產(chǎn)生，進(jìn)位脈沖作用到加 /減脈沖控制器的“加”控制端 R1， 該控制器便在二分頻過(guò)程中加入半個(gè)時(shí)鐘周期，即一個(gè)脈沖。反之，當(dāng) ud 為高電平時(shí)，可逆計(jì)數(shù)器作 減 計(jì)數(shù)。異或門(mén)鑒相器用于比較輸入信號(hào)u1 與數(shù)控振蕩器輸出信號(hào) u2 的相位差，其輸出信號(hào) ud 作為可逆計(jì)數(shù)器的計(jì)數(shù)方向控制信號(hào)，連接到變?？赡嬗?jì)數(shù)器的 ud端。 N 值越大得到的 同步誤差越小。 除 H 計(jì)數(shù)器 除 H 計(jì)數(shù)器是將時(shí)鐘頻率進(jìn)行分頻后的頻率作為數(shù)控振蕩器的時(shí)鐘頻率，其實(shí)，為了使電路簡(jiǎn)單，可變模 K 計(jì)數(shù)器（數(shù)字環(huán)路濾波器）和數(shù)控振蕩器的時(shí) 鐘驅(qū)動(dòng)信號(hào)可由同一振蕩器產(chǎn)生，但為使可對(duì)數(shù)控振蕩器的時(shí)鐘頻率具有可調(diào)性，增加其靈活性，可將同一振蕩器產(chǎn)生時(shí)鐘信號(hào)進(jìn)行分頻后再作為數(shù)控振蕩器的時(shí) 11 鐘頻率，這就是除 H計(jì)數(shù)器的功用（ H是可變的）。當(dāng)有進(jìn)位脈沖時(shí)，脈沖加減電路就在本地時(shí)鐘加入一個(gè)周期的時(shí)鐘信號(hào)；當(dāng)輸入借位脈沖時(shí)，脈沖加減電路就會(huì)在本地時(shí)鐘上扣除一個(gè)周期的時(shí)鐘信號(hào)。當(dāng)相位誤差信號(hào)為低電平時(shí)，計(jì)數(shù)器則進(jìn)行加法運(yùn)算，若加法運(yùn)算的結(jié)果達(dá)到了預(yù)設(shè)的模值，那么可逆計(jì)數(shù)器將輸出一個(gè)進(jìn)位脈沖信號(hào)；當(dāng)相位誤差信號(hào)為高電平時(shí)，可逆計(jì)數(shù)器進(jìn)行減法運(yùn)算，若減法運(yùn)算的結(jié)果為 0，那么計(jì)數(shù)器將輸出一 個(gè)借位脈沖信號(hào)。 變?？赡嬗?jì)數(shù)器 （模數(shù) K可預(yù)置） K變?？赡嬗?jì)數(shù)器消除了鑒相器輸出的誤差信號(hào)中的高頻部分，使得整個(gè)環(huán)路更加的穩(wěn)定。 [4] 鑒相器 鑒相器將輸入信號(hào)與位同步輸入脈沖相異或，比較它們之間的相位差，并輸出相位誤差信號(hào)作為可逆計(jì) 數(shù)器的計(jì)數(shù)方向的控制信號(hào)。系統(tǒng)的相位傳遞函數(shù) H(s)表示為 : 其中 ： 10 系統(tǒng)的相差傳遞函數(shù)為 : 顯而易見(jiàn) , 該 ADPLL 為一階系統(tǒng) , 時(shí)間常數(shù)為 : 為了獲得最小波紋 , 對(duì)于異或門(mén) (XOR)鑒相器和邊沿控制鑒相器 (ECPD), K 模值分別取為 M/4 和 M/2 , 相應(yīng)的時(shí)間常數(shù)分別為 :τ (EXOR) = (N/ 8)T0 , τ (ECPD) =(N/2)T0 , 其中 T0 =1/ f 0 。 K 變模計(jì)數(shù)器產(chǎn)生 CARRY 信號(hào)的頻率為 (f0 為環(huán)路的中心頻率 ): 相應(yīng)的角頻率為 : 相位是角頻率對(duì)時(shí)間的積分 : 對(duì)于 K 變模計(jì)數(shù)器 , 其輸入輸出信號(hào)分別為δ K 和θ carry , 對(duì)應(yīng)的 Laplace 變換為δ K(s)和θ carry(s), 所以 K 變模計(jì)數(shù)器的相位傳遞函數(shù)為 : 對(duì)于脈沖加減電路 , 由于每個(gè) CARRY 脈沖使其輸出 IDOUT 增加 1/ 2 個(gè)周期 , 可以將他看作增益為 1/ 2 的模塊。 對(duì)于異或門(mén)鑒相器 , 相差等于 π /2 時(shí) , δ k = 1 , 相差等 于 π /2 時(shí) ,δ k=1 。圖 3 為全數(shù)字鎖相環(huán)的數(shù)學(xué)模型。時(shí)鐘 2Nf0 經(jīng)除 H（ = M/2N）計(jì)數(shù)器得到。可逆計(jì)數(shù)器和加 /減脈沖控制器的時(shí)鐘頻率分別為 Mf0和 2Nf0。 這樣對(duì)于輸出的頻率沒(méi)有影響，也正是基于這種原理，可以把等概率出現(xiàn)的噪聲很容易的去掉。 2 .全數(shù)字鎖相環(huán)的結(jié)構(gòu)與工作原理 全數(shù)字鎖相環(huán)的基本結(jié)構(gòu)框圖如圖 1 所示，由數(shù)字鑒相器、數(shù)字環(huán)路濾波器和數(shù)控振蕩器三部分組成。 VHDL 主要用于描述數(shù)字 系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。目前 MAX＋ plus II是市場(chǎng)上使用最廣的開(kāi)發(fā)工具軟件之一，是一個(gè)功能強(qiáng)大、使用方便的設(shè)計(jì)工具。 設(shè)計(jì)工具及設(shè)計(jì)語(yǔ)言 開(kāi)發(fā)工具為 MAX＋ plus II，設(shè)計(jì)語(yǔ)言為 VHDL， MAX＋ plus II 開(kāi)發(fā)工具是美國(guó) Altera 公司自行設(shè)計(jì)的一種 CAE軟件工具，其全稱為 Multiple Array Matrix and Programmable Logic User System。 目前，已有單片集成全數(shù)字鎖相環(huán)的商用產(chǎn)品，但作為某一個(gè)實(shí)際項(xiàng)目設(shè)計(jì)，需要的鎖相電路特性不盡相同，有些現(xiàn)成的產(chǎn)品，不是成本高、體積大、資源浪費(fèi)多，就是不能完全滿足設(shè)計(jì)性能的要求。國(guó)外的 PLL 技術(shù)已經(jīng)比較成熟了，相比之下，國(guó)內(nèi)的 PLL 技術(shù)幾乎被國(guó)外壟斷，國(guó)內(nèi)很少有企業(yè)掌握高新能 PLL 技術(shù)。由于 TDC 電路存在一定的死區(qū)，該技術(shù)還利用了 bangbang 鑒相器。為了抑制開(kāi)關(guān)噪聲，該鎖相環(huán)利用了“數(shù)字輔助技術(shù)”。第 24 研究所設(shè)計(jì)了我國(guó)的一款很高端的鎖相環(huán) SB3236,該鎖相環(huán)的工作頻率高達(dá) ，而且主要性能參數(shù)也達(dá)到了國(guó)際先進(jìn)的標(biāo)準(zhǔn)，所以使用 SB3236 的客戶也較多。美國(guó)有個(gè) MOSSI 計(jì)劃，設(shè)計(jì)了一些高性能的鎖相環(huán)系列的產(chǎn)品，如放大器（用于光傳輸）、時(shí)鐘恢復(fù)電路、數(shù)據(jù)判決器，這些產(chǎn)品不但擁有自主知識(shí)產(chǎn)權(quán)，而 且都是功耗很小，集成度相當(dāng)高，工藝也十分先進(jìn)。 在中國(guó)，有關(guān)鎖相環(huán)的產(chǎn)品很少。 卓聯(lián)半導(dǎo)體公司第一次推出了 ZL30461 鎖相環(huán)，應(yīng)用于網(wǎng)絡(luò)設(shè)備。應(yīng)用于通訊設(shè)備，無(wú)線收發(fā)系統(tǒng)，車(chē)輛電子系統(tǒng)以及測(cè)量?jī)x表。 2020 又研發(fā)出了 LMX2351 芯片，當(dāng)時(shí)這款芯片是業(yè)界相位噪聲最低的鎖相環(huán)芯片。如今，國(guó)外有關(guān)鎖相環(huán)的產(chǎn)品大體用的是 的供電電壓，工作頻率的范 圍是 100MHz 至 。從最開(kāi)始的用分離器件組成的鎖相環(huán)， 一種自動(dòng)變模全數(shù)字鎖相環(huán)的設(shè)計(jì) 到后來(lái)集成電路出現(xiàn)后誕生的集成鎖相環(huán)。同時(shí)由于它本身的數(shù)字特性，使得如果將他應(yīng)用在數(shù)字系統(tǒng)中時(shí)，可以省略掉 A/D 和 D/A 轉(zhuǎn)換。由于模擬鎖相環(huán)存在著溫度漂移和易受電壓變化影響的缺點(diǎn)，全數(shù)字鎖相環(huán)的應(yīng)用越來(lái)越廣泛。漸漸的