全數(shù)字鎖相環(huán)的研究與設(shè)計畢業(yè)設(shè)計-展示頁
2024-12-05 16:46本頁面
【正文】 ，全數(shù)字鎖相環(huán)出現(xiàn)并逐步的發(fā)展起來了。 到了 60 年代 初以后，數(shù)字通信系統(tǒng)的發(fā)展也越來越快，數(shù)字鎖相環(huán)也隨之出現(xiàn)，并以其獨特的優(yōu)點逐漸取代模擬鎖相環(huán)。鎖相環(huán)最初的作用僅僅是用來提高電視接收機的行同步和幀同步， 6 從而提高它的抗干擾能力。 鎖相環(huán)是一種能使輸出信號在頻率和相位上與輸出信號同步的電路，也就是說在系統(tǒng)進入了同步狀態(tài)后，系統(tǒng)的輸入信號與振蕩器的輸出信號一致，或者相差恒定為常數(shù)。 鎖相環(huán)的發(fā)展歷程 21 世紀(jì)以來，隨著數(shù)字電子技術(shù)的飛速發(fā)展，特別是數(shù)字模擬和信號處理技術(shù)在電子通訊、儀器儀表和各種多媒體等領(lǐng)域得到了愈來愈廣泛的應(yīng)用，用數(shù)字電路來處理模擬信號的情況也就越來越普遍。另一種 類型的全數(shù)字鎖相環(huán)是采用脈沖序列低通濾波計數(shù)電路作為環(huán)路濾波器，如隨機徘徊序列濾波器、先 N 后 M 序列濾波器等。對于高階全數(shù)字鎖相環(huán)，其數(shù)字濾波器常常采用基于 DSP 的運算電路。因此，對全數(shù)字鎖相環(huán)的研究和應(yīng)用得到了越來越多的關(guān)注。鎖相環(huán)在工作的過程中，當(dāng)輸出信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖 相環(huán)名稱的由來。其作用是使得電路上的時鐘和某一外部時鐘的相位同步。 Digital oscillator, Locking time 4 目 錄 1 引言（緒論） ?????????????????????????? 5 課題研究的目的意義 ????????????????????? 5 鎖相環(huán)到全數(shù)字鎖相環(huán)的發(fā)展歷程 ??????????????? 5 現(xiàn)狀和發(fā)展 ? ?????? ???? ??? ? ?? ? ?? ? ? 6 設(shè)計工具及設(shè)計語言 ??????????????????? 7 2 全數(shù)字鎖相環(huán)的結(jié)構(gòu)與工作原理 ?????????????????? 7 鑒相器 ???????? ? ?? ? ?????? ???????? 10 變模可逆計數(shù)器 （模數(shù) K 可預(yù)置） ????????? 10 加減脈沖電路 ????????????? ? ???????? 10 除 H 計數(shù)器 ?????????????? ? ??????? 10 除 N 計數(shù)器 ?????????????? ? ??????? 10 3 全數(shù)字鎖相環(huán)的設(shè)計與仿真 ?????????? ? ????????? 10 鑒相器的設(shè)計 ?????????????? ? ??????? 11 數(shù)字環(huán)路濾波器的設(shè)計 ?????? ??? ? ????????? 12 用 VHDL 語言實現(xiàn)除 H計數(shù) 器 ??????? ? ????????? 15 用 VHDL語言實現(xiàn)加 /減脈沖控制器 ?????????????? 15 除 N計數(shù)器（分頻器）的實現(xiàn) ????????????????? 16 4 全數(shù)字鎖相環(huán)的整體仿真 ??????????????????? 17 5 結(jié)論（結(jié)束語） ????????????????????????? 19 主要參考文獻??????????????????????????? 20 致謝???? ??????????????????????????? 21 5 1． 緒論 課題研究的目的意義 本次進行研究的課題是全數(shù)字鎖相環(huán)。 VHDL。最后，將各個模塊整合起來，建立了一個一階全數(shù)字鎖相環(huán)的電路，利用仿真工具 MAX＋ plus II 驗證了它的功能的能否實現(xiàn)，仿真結(jié)果與理論分析基本符合。 1 本科畢業(yè)論文（設(shè)計、創(chuàng)作） 題 目： 全數(shù)字鎖相環(huán)的研究與設(shè)計 2 全數(shù)字鎖相環(huán)的研究與設(shè)計 摘 要 本文主要描述了一種設(shè)計一階全數(shù)字鎖相環(huán)的方法，首先分析了課題研究的意義、鎖相環(huán)的發(fā)展歷程研究現(xiàn)狀，然后描述了全數(shù)字鎖相環(huán)的各個組成部件，并且詳細(xì)分析了鎖相環(huán)鑒相器、變?？赡嬗嫈?shù)器、加減脈沖電路、除 H計數(shù)器和除 N計數(shù)器各個模塊的工作原理。接著我們使用了 VHDL 語句來完成了鑒相器、數(shù)字濾波器和數(shù)字振蕩器的設(shè)計，并且分別使用仿真工具 MAX＋ plus II 逐個驗證各個模塊的功能 。 關(guān)鍵詞：全數(shù)字鎖相環(huán)； VHDL；數(shù)字濾波器；數(shù)字振蕩器 ；鎖定時間 3 Design and research of ALL Digital PhaseLocked Loop Abstract In this brief, we presented a way of designing a firstorder ALL Digital PhaseLocked Loop (ADPLL) first analyzes the significance of research, the development course of phaselocked loop current research status, and then describes the ponent parts of all digital phaselocked loop, and detailed analysis of the phase lock loop phase discriminator, reversible counter change mould, add and subtract pulse circuit, in addition to H counter and divide N working principle of each module. Then we use the VHDL statements to plete the phase discriminator, digital filter and the design of the digital oscillator, and using the simulation tool of MAX + plus II one by one to verify the function of each module. Finally, the various modules together, established a firstorder digital phaselocked loop circuit, using the simulation tool of MAX + plus II verify the realization of its function, the simulation results and principle Keywords: All Digital PhaseLocked Loop。 Digital filter。鎖相環(huán)路是一種反饋電路，鎖相環(huán)的英文全稱是 PhaseLocked Loop，簡稱 PLL。因鎖相環(huán)可以實現(xiàn)輸出信號頻率對輸入信號頻率的自動跟蹤，所以鎖相環(huán)通常用于閉環(huán)跟蹤電路。鎖相環(huán)在通信、雷達、測量和自動化控制等領(lǐng)域應(yīng)用極為廣泛，隨著電子技術(shù)向數(shù)字化方向發(fā)展，需要采用數(shù)字方式實現(xiàn)信號的鎖相處理。 傳統(tǒng)的數(shù)字鎖相環(huán)系統(tǒng)是希望通過采用具有低通特性的環(huán)路濾波器，獲得穩(wěn)定的振蕩控制數(shù)據(jù)。這種結(jié)構(gòu)的鎖相環(huán)，當(dāng)環(huán)路帶寬很窄時，環(huán)路
公司管理相關(guān)推薦
鄂ICP備17016276號-1