【正文】 頻率為 Fx。圖 12中“預(yù)置門(mén)控信號(hào)”CL 可由單片機(jī)發(fā)出，實(shí)踐證明，在 1 秒至 秒間的選擇范圍內(nèi)， CL 的時(shí)間寬度對(duì)測(cè)頻精度幾乎沒(méi)有影響， 在此設(shè)其寬度為 Tpr。 圖 11 波形移位和電壓放大原理圖 12 第四章 頻率、周期測(cè)量模塊的設(shè)計(jì)與實(shí)現(xiàn) 頻率測(cè)量原理 基于傳統(tǒng)測(cè)頻原理的頻率計(jì)的測(cè)量精度將隨被測(cè)信號(hào)頻率的下降而降低，即測(cè) 量精度隨被測(cè)信號(hào)的頻率的變化而變化，在實(shí)用中有較大的局限性，而等精度頻率計(jì) 不但具有較高的測(cè)量精度，且在整個(gè)頻率區(qū)域能保持恒定的測(cè)試精度。 12V 電源限制， 輸出信號(hào)的峰峰值最小可到 0V，最大可達(dá) 177。為了讓輸出的波形可以手動(dòng)調(diào)節(jié)幅值，在最后我們又增加了一級(jí)電壓放大電路，放大模塊的核心器件為集成運(yùn)放 OP37，由《模擬電路》知識(shí)知， 23RWVout Vin R? ? ? （ 34） 其中， Rw2/R3的范圍是 0～ 10，因此通過(guò)調(diào)節(jié) Rw2可以使輸出波形的峰峰值在 0～ 10Vo1間變化。波形移位部分，其核心部分是一電壓跟隨器，電壓跟隨器的輸出 Vo1=（ VinVp），所以輸出的 Vo1 就相當(dāng)于在輸入 Vin的基礎(chǔ)上下移了 Vp伏，而 Vp又受可變電阻器 Rw1 的控制。電路中各參數(shù)可通過(guò)差表式軟件 Filterlab 生成，并稍加修改即可。 濾波電路設(shè)計(jì) 巴特沃思 低通濾波電路， 在通頻帶內(nèi)外都有平穩(wěn)的幅頻特性， 濾波輸出的 信號(hào)總會(huì)在第一個(gè)周期略微有些失真，但往后的幅頻特性就非常的好 。C的環(huán)境下， OP27 的 CMRR 為126dB，在測(cè)試信號(hào)為 10Hz 時(shí)，輸入等效噪聲 En為 HznV/ ，等效電流 In為 HzpA/ 。 22v，在工作電壓為177。其轉(zhuǎn)換率為 V /μ s，增益帶寬積為 8MHz。 本系統(tǒng) 要求輸出 量 是電壓， 而 DAC0832 輸出的是電流量， 所以還必須經(jīng)過(guò)一個(gè)外接的運(yùn)算放大器轉(zhuǎn)換成電壓 ，這里選用 OP07 集成運(yùn)放，此運(yùn)放具有 極低的輸入失調(diào) 電壓、極低的失調(diào)電壓溫漂能長(zhǎng)期穩(wěn)定工作等特點(diǎn) 。 輸出的模擬量與輸入的數(shù)字量 （ DN1*2N1+…… +D0*20） 成正比，這就實(shí)現(xiàn)了從數(shù)字量到模擬量的轉(zhuǎn)換 。 仿真符合設(shè)計(jì)要求。 圖 7 兩相信號(hào)發(fā)生器仿真波形 從圖 7 中可以看到，頻率控制字為 70，相位控制字為 41。 FOUT 為第一相 正弦 信號(hào)輸出， POUT 為第二相 正弦信號(hào)輸出。 兩相信號(hào)發(fā)生器 頂層 EDA 設(shè)計(jì) 將以上設(shè)計(jì)好的底層模塊打包封裝，之后進(jìn)行 兩相信號(hào)發(fā)生器 頂層電路的連接， 具體EDA 設(shè)計(jì)如圖 6所示。 圖 5 兩相信號(hào)發(fā)生器頂層設(shè)計(jì)框圖 兩相信號(hào)發(fā)生器各底層模塊設(shè)計(jì) 兩相信號(hào)發(fā)生器底層模塊 包括一個(gè) 28 位加法器、一個(gè) 28位寄存器、一個(gè) 8位加法器、一個(gè) 8位寄存器以、兩個(gè) 存儲(chǔ)波形數(shù)據(jù)的 ROM 及波形數(shù)據(jù)表等。 兩相信號(hào)發(fā)生器頂層設(shè)計(jì) 通過(guò)以上分析可知，兩相信號(hào)發(fā)生器模塊包括一個(gè) 28 位加法器、一個(gè) 28 位寄存器、一個(gè) 8 位加法器、 一個(gè) 8 位寄存器以及兩個(gè)存儲(chǔ)波形數(shù)據(jù)的 ROM。 移相設(shè)計(jì)選擇一個(gè) 8 位相位 加法器 ，接在 28 位相位累加器輸出的高八位 ， 每當(dāng)相位控制子增加 1， 此相正弦波數(shù)據(jù)就會(huì)提前前相波形 83602 ?輸出，達(dá)到兩相輸出的要求。為了使輸出波形符合 DA 轉(zhuǎn)換速度， 設(shè)置相位累加器的低 9 位為高電平， 高 11 位為低電平， 10～ 17 為頻率控制字輸入端。 兩相信號(hào)發(fā)生器 EDA 設(shè)計(jì)及實(shí)現(xiàn) 設(shè)計(jì)中，選擇相位累加器為 28位， ROM 為 8位（即一個(gè)周期取樣 256 點(diǎn)）， 時(shí)鐘為 20MHz經(jīng)鎖相環(huán)倍頻 倍后所得的信號(hào)（ 35MHz）作為兩相信號(hào)發(fā)生器時(shí)鐘 ，即 fclk =35MHz，n=28。 ③ DDS 的相位誤差主要依賴于時(shí)鐘的相位特性，相位誤差小。 綜上分析可得 DDS 的特點(diǎn)如下： ① DDS 的頻率分辨率在相位累加器的位數(shù) N 足夠大時(shí)，理論上可以獲得相應(yīng)的分辨精度，這是傳統(tǒng)方法難以實(shí)現(xiàn)的。該幅度編碼經(jīng) D/A轉(zhuǎn)換后得到對(duì)應(yīng)的階梯波，最后經(jīng)低通濾波器平滑后可得到所需要的模擬波形。 DDS 核心的相位累加器由一個(gè) N 位字長(zhǎng)的二進(jìn)制加法器和一個(gè)有時(shí)鐘 fclk 取樣的 N位寄存器組成，作用是對(duì)頻率控制字進(jìn)行線性累加；波形存儲(chǔ)器中所對(duì)應(yīng)的是一張函數(shù)波形查詢表，對(duì)應(yīng)不同的相位碼址輸出不同的幅度編碼。 n 為相位累加器的位數(shù) 。圖中比圖 X的簡(jiǎn)單系統(tǒng)多了一個(gè)相位累加器，它的作用是在讀取數(shù)字相位圓周上各點(diǎn)時(shí)可以每隔 M個(gè)點(diǎn)讀一個(gè)數(shù)值， M即為圖 Y中的頻率字。圖 4所示為采用了相位累加方法的直接數(shù)字合成系統(tǒng)，把正弦波在相位上的精度定為 n 位，于是分辨率相當(dāng)于 1/2n。當(dāng) fclk 發(fā)生改變，則 DAC 輸出的正弦波頻率隨之改變，但輸出頻率的改變僅決定于 fclk 的改變。在 ROM 中，每個(gè)地址對(duì)應(yīng)的單元中的內(nèi)容（數(shù)據(jù)）都相應(yīng)于正弦波的離散采樣值， ROM 中必須包含完整的正弦波采樣值，而且還要注意避免在按地址讀取 ROM 內(nèi)容時(shí)可能引起的不連續(xù)點(diǎn)，避免量化噪聲集中于基頻的諧波上。本系統(tǒng)的 兩相 信號(hào)發(fā)生器模塊就是基于 DDS 技術(shù)設(shè)計(jì)的。 6 第三章 兩相信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn) DDS(Direct Digital Synthesizer)技術(shù)，即直接數(shù)字頻率綜合技術(shù)，是一種新型的頻率合成技術(shù)和信號(hào)產(chǎn)生方法。測(cè)量相位則是通過(guò)將兩路同頻率的信號(hào)進(jìn)行異或再與的方式，算得兩路信號(hào)的相位的差。其中第 1 相信號(hào)為待測(cè)頻率大小，第 2相信號(hào)為經(jīng)過(guò)相移的待 測(cè)信號(hào)。 系統(tǒng)框圖如圖 2所示。 本次設(shè)計(jì)的難點(diǎn)在于對(duì)頻率周期測(cè)試儀和相位測(cè)試儀計(jì)數(shù)器的設(shè)計(jì)和控制。綜合以上 兩式 ，有 3 6 0 3 6 0xTfNNTF? ? ? ? ? ? ?，其中 1F T? 為標(biāo)準(zhǔn)時(shí)鐘頻率。超前信號(hào) U1 加到通道 1 產(chǎn)生一個(gè)脈沖，上手沿啟動(dòng)門(mén)控電路，形成開(kāi)門(mén)信號(hào)，閘門(mén)開(kāi)啟，計(jì)數(shù)器開(kāi)始計(jì)數(shù)；之后信號(hào) U2 加到通道 2產(chǎn)生一個(gè)脈沖使門(mén)控翻轉(zhuǎn)，關(guān)閉主閘門(mén)，計(jì)數(shù)器停止計(jì)數(shù)。 考慮到本次設(shè)計(jì)的設(shè)計(jì)重點(diǎn)以及外圍電路的難易度，我們選擇使用相位差 時(shí)間轉(zhuǎn)換法，它的基本原理為：先分別將待測(cè)信號(hào)和經(jīng)過(guò)相移網(wǎng)絡(luò)后的信號(hào)通過(guò)過(guò)零比較器整形成TTL 電平方波，然后經(jīng)異或鑒相，把相位測(cè)量變成時(shí)間間隔測(cè)量，然后用時(shí)間計(jì)數(shù)器進(jìn)行測(cè)量，同時(shí)用與門(mén)或 D觸發(fā)器可以判斷相位是超強(qiáng)還是滯后。 相位測(cè)量方法 測(cè)量同頻率兩信號(hào)間的相位差，在研究網(wǎng)絡(luò)、系統(tǒng)頻率特性中具有重要 意義。設(shè) Tw時(shí)間內(nèi)被測(cè)信號(hào)計(jì)數(shù)值為 N2，標(biāo)準(zhǔn)頻率信號(hào)的計(jì)數(shù)值為 N1，則待測(cè)信號(hào)的頻率為： fx=N2/N1*f0。自門(mén)控信號(hào)被置為高電平起，經(jīng)過(guò) Tg 時(shí)間，控制電路將門(mén)控信號(hào)置為低電平。 本論文所研究采用的是一種基于 FPGA 的等精度頻率測(cè)試法，這種方法的優(yōu)點(diǎn)是可測(cè)頻率范圍大且方法簡(jiǎn)單 ，不需要根據(jù)頻率的大小來(lái)改變測(cè)量方法。使用單片機(jī)對(duì)頻率進(jìn)行測(cè)量時(shí)，一般是采用頻率周期法，它是將被測(cè)頻率信號(hào)經(jīng)脈沖形成電路后加到閘門(mén)的一個(gè)輸入端，只有在閘門(mén)開(kāi)啟時(shí)，測(cè)量信號(hào)進(jìn)入計(jì)數(shù)器進(jìn)行計(jì)數(shù)，閘門(mén)關(guān)閉時(shí)，停止計(jì)數(shù)，閘門(mén)開(kāi)啟時(shí)間為 Tg，計(jì)數(shù)值為 N，則被測(cè)頻率 f=N/Tg。該項(xiàng)技術(shù)國(guó)內(nèi)需求量較大，故具有廣泛的市場(chǎng)前景，應(yīng)盡快投放市場(chǎng)。因此這項(xiàng)技術(shù)具有顯著的開(kāi)發(fā)深度與廣度。該技術(shù)已獲國(guó)家發(fā)明專利。用寬帶相檢測(cè)頻技術(shù)與計(jì)算機(jī)等先進(jìn)技術(shù)相結(jié)合所研制的 XDU17 型高分辨率計(jì)， 具有比對(duì)頻率范圍寬、測(cè)量精度高，設(shè)備結(jié)構(gòu)簡(jiǎn)單的特點(diǎn)。該成果特點(diǎn)：學(xué)術(shù)思想新穎，提出了兩頻率信號(hào)間的量化相移分辨率與最大公因子頻率值及兩比對(duì)信號(hào)頻率值之間的關(guān)系。其測(cè)量精度高于一般儀器 1000 倍以上。 我國(guó)利用相檢寬帶測(cè)頻技術(shù)設(shè)計(jì)的高精度頻率計(jì)也非常具有突破性和實(shí)用性。 PTS2600 的機(jī)箱采用高標(biāo)準(zhǔn)的鋁質(zhì)材料制成，各模塊安裝在下方有鋼板支承的母板上。 PTS2600 使用一個(gè) 12 位數(shù)字的 LCD 液晶顯示屏來(lái)顯示所測(cè)得的頻率、閘口時(shí)間（分辨率相關(guān)）、菜單功能以及頻率表的測(cè)量結(jié)果。也可以用它來(lái)測(cè)量高達(dá) 26GHz 的頻率，只是靈敏度稍 稍低了一些。還有， PTS2600 是英國(guó)研制的一款微波頻率計(jì)，該頻率計(jì)可以測(cè)量頻率高達(dá) 26GHz 的信號(hào)，而價(jià)格才只有幾萬(wàn)元，可謂是物美價(jià)廉。它內(nèi)含高頻振蕩器、 10 進(jìn)制計(jì)數(shù)器、 7段譯碼器、位多路復(fù)用器、能夠直接驅(qū)動(dòng) LED 顯示器的 8段段碼驅(qū)動(dòng)器、 8位位碼驅(qū)動(dòng)器。單片頻率計(jì) ICM7216D 是美國(guó) Intersil 公司首先研制的專用測(cè)頻大規(guī)模集成芯片。 2 國(guó)內(nèi)外研究狀況 隨著科學(xué)技術(shù)的發(fā)展，頻率計(jì)和相位差測(cè)量的 設(shè)計(jì)方法也越來(lái)越多樣化，有用具有記憶功能的觸發(fā)器設(shè)計(jì)而成的頻率計(jì)，還有用可編程邏輯器件設(shè)計(jì)而成的頻率計(jì)，還有用以單片機(jī)為核心器件設(shè)計(jì)而成的頻率計(jì)。因?yàn)檐浖?shí)現(xiàn)比 硬件實(shí)現(xiàn)具有易修改的優(yōu)點(diǎn)，如簡(jiǎn)單地修改幾行源代碼就比在印制電路板上改變幾條連線要容易得多 , 故基于微處理器的電路往往比傳統(tǒng)的電路設(shè)計(jì)具有更大的靈活性。 但數(shù)字處理的實(shí)時(shí)性受到處理速度的限制，實(shí)時(shí)測(cè)量對(duì)電路的處理速度要求越來(lái)越高，在科技以日新月異的速度向前發(fā)展，簡(jiǎn)潔、高效、經(jīng)濟(jì)成為人們辦事的一大宗旨。還有測(cè)量?jī)闪型l信號(hào)的相位差在研究網(wǎng)絡(luò)、系統(tǒng)的頻率特性中具有重要意義。測(cè)量頻率的方法有很多種 ,其中電子計(jì)數(shù)器測(cè)量頻率具有精度高、使用方便、測(cè)量迅速，以及便于實(shí)現(xiàn)測(cè)量過(guò)程自動(dòng)化等優(yōu)點(diǎn)，是頻率測(cè)量的重要手段之一。 課題選擇意義 本課題主要研究如何用 FPGA 來(lái)完成數(shù)字頻率計(jì)、相位差測(cè)量?jī)x的設(shè)計(jì)。近年來(lái) ,頻率周期測(cè)量開(kāi)始向數(shù)字化方向發(fā)展 ,如 FPGA 技術(shù) ,新發(fā)展出來(lái)的 DSP 器件等等。. Keywords: FPGA； DDS； equal precision ； frequency； cycle； phase III 目 錄 第一章 背景介紹 ............................................................................................................. 1 概述 ................................................................................................................... 1 課題選擇意義 ..................................................................................................... 1 國(guó)內(nèi)外研究狀況 ................................................................................................. 2 第二章 測(cè)量原理及方法 ................................................................................................... 3 頻率測(cè)量方法 ..................................................................................................... 3 相位測(cè)量方法 ..................................................................................................... 3 系統(tǒng)設(shè)計(jì) ............................................................................................................ 4 第三章 兩相信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn) .............................................................................. 6 DDS原理 ............................................................................................................ 6 兩相信號(hào)發(fā)生器 EDA設(shè)計(jì)及實(shí)現(xiàn) ......................................................................... 7 兩相信號(hào)發(fā)生器頂層設(shè)計(jì) ......................................................................... 8 兩相信號(hào)發(fā)生器各底層模塊設(shè)計(jì) .............................................................. 8 兩相信號(hào)發(fā)生器頂層 EDA設(shè)計(jì) .................................................................