可編程邏輯器件--pld簡介-文庫吧資料
2025-01-04 07:16本頁面
【正文】 反饋OMUX11100001TSMUXFMUXPTMUXAC0=1 AC1(n)=1XOR(n)*AC0 AC1(n) 來自相鄰引腳至相鄰宏單元110101101010110帶反饋的組合輸出結(jié)構(gòu)特點：允許 7個乘積項，雙向輸入、輸出，有三態(tài)控制OMUX11100001TSMUXFMUXPTMUXVCCAC0=0AC1(n)=0XOR(n)*AC0 AC1(n) 來自相鄰引腳1101011010101100專用組合輸出結(jié)構(gòu)特點：允許 8個乘積項，單向輸出，無反饋。2. GAL16V8的 OLMC(n)宏單元的 5種組態(tài)，如表 示。?PAL實現(xiàn)邏輯函數(shù)的原理（續(xù)）二 . PAL、GAL結(jié)構(gòu) PAL 圖 317 一種 PAL16V8的部分結(jié)構(gòu)圖I/CLKI/OEIIIIIIIIGNDVCCI/OI/OI/OI/OI/OI/OI/OI/OGAL16V8引腳分布2 GAL結(jié)構(gòu) (以 GAL16V8為例 )組成 :? 8個輸入緩沖器? 8個輸出 /反饋緩沖器? 8個三態(tài)輸出緩沖器? 8個輸出邏輯宏單元? 1個時鐘輸入 CLK 緩沖器? 1個輸出使能緩沖器① 1 個可編程的與陣列1個可編程的與陣列8個輸入緩沖器8個輸出/反饋緩沖器8個三態(tài)輸出緩沖器8個輸出邏輯宏單元 1個時鐘輸入CLK 緩沖器1個輸出使能緩沖器二 . PAL、GAL結(jié)構(gòu)?輸出邏輯宏單元（ OLMC）結(jié)構(gòu)1個或門1個異或門1個 D觸發(fā)器4個多路開關(guān)結(jié)構(gòu)控制字SYN二 . PAL、GAL結(jié)構(gòu)輸出邏輯宏單元 OLMC(n)的 5種組態(tài)1. OLMC(n)的功能取決于熔絲狀態(tài) SYN、 AC0及 AC1(n)。 Cn+1 －本位進(jìn)位161。 An 、 Bn －加數(shù)，被加數(shù)161。l 或陣列固定明顯影響了器件編程的靈活性 PAL 圖 315PAL結(jié)構(gòu)： 圖 316 PAL的常用表示：? PAL實現(xiàn)邏輯函數(shù)的原理l 用與或陣列實現(xiàn)全加器。 PLA圖 313 PLA邏輯陣列示意圖 PLA
試題試卷相關(guān)推薦
鄂ICP備17016276號-1