【正文】 X X H Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vpp Vpp Vpp Vpp Vcc DOUT 高阻 高阻 高阻 DIN DIN DOUT 編碼 2764操作方式 2764中第 26腳為 NC， 若改為 A13， 則為27128芯片封裝圖 ， 27128是一塊 16K 8bit的 EPROM芯片 ， 其操作與 2764相同 。 Intel2764芯片是一塊 8K 8bit的EPROM芯片，如圖所示： 允許輸出和片選邏輯 CE A0~A12 Y譯碼 X譯碼 輸出緩沖 Y門 8K?8位 存儲矩陣 … OE 數(shù)據(jù)輸出 ... 的 15W紫外燈管， 對準芯片窗口 ， 在近距離內(nèi)連續(xù)照射 15~20分鐘 ， 即可將芯片內(nèi)的信息全部擦除 。 擦除的原理 與編程相反 ， 通過向浮管置柵上的電子注入能量 ， 使得它們逃逸 。 采用的辦法是：在管子的漏極加一個高電壓 ， 使漏區(qū)附近的 PN結(jié)雪崩擊穿 ， 在短時間內(nèi)形成一個大電流 ， 一部分熱電子獲得能量后將穿過絕緣層 ， 注入浮置柵 。 在 EPROM編程器 上可重寫入新的內(nèi)容 ， 即重新編程 。 編程結(jié)束后 ， 盡管撤除了電源 ， 但由于絕緣層的包圍 ， 聚集的電荷無法泄露 ， 因此電荷分布維持不變 。 EPROM是一種可以 多次 進行擦除和重寫的 ROM。 (3) 只能使用一次，一旦進行了編程不能擦除片內(nèi)信息。 圖 熔絲式 PROM的基本存儲結(jié)構(gòu) 特點： (1) 出廠時里面沒有信息。 編程 時 ， 通過字線選中某個晶體管 。 二、可編程 ROM (PROM) 可編程 ROM（ PROM） : 允許用戶編程一次 . 存儲單元 通常用二極管或三極管實現(xiàn) 。 每 4個基本存儲單元為一組， 同時被選中 。圖 型 ROM的結(jié)構(gòu)圖，容量為 256 4位 。 X譯碼輸出選中某一行，但這一行中，哪一個能輸出與 I/O電路相連，還取決于 Y譯碼輸出，故每次只選中一個單元。 如圖 1024 1位的 MOS ROM電路。 位于矩陣交叉點并與位線和被選字線相連的 二極管導(dǎo)通 ，使該位線上輸出電位為低電平，結(jié)果 輸出為 “ 0” ，否則為“ 1” 。 (3) 可由二極管和三極管電路組成。 D7 D0 它包含有 (1) 地址譯碼器 (2) 存儲矩陣 (3) 控制邏輯 (4) 輸出電路 圖 ROM組成框圖 一、掩膜 ROM 特點： (1) 器件制造廠在制造時編制程序 ,用戶不能修改。 圖 (a) Intel 2164 DRAM芯片引腳圖 GND Din A7 A5 A4 A3 A6 Dout VCC A0 A1 A2 NC 2164 1 16 8 9 WE RAS CAS A0~A7：地址輸入 CAS：列地址選通 RAS：行地址選通 WE：寫允許 Din：數(shù)據(jù)輸入 Dout： 數(shù)據(jù)輸出 Vcc：電源 GND：地 圖 (b) Intel 2164 DRAM內(nèi)部結(jié)構(gòu)框圖 Dout WE Din CAS RAS A7 … A1 A0 8 位 地 址 鎖 存 器 128 128 矩陣 128個讀出放大器 1/2列譯碼 128個讀出放大器 128 128 矩陣 128 128 矩陣 128個讀出放大器 1/2列譯碼 128個讀出放大器 128 128 矩陣 4選1 I/O門控 輸出緩沖器 行時 鐘緩 沖器 列時 鐘緩 沖器 寫允 許時 鐘緩 沖器 數(shù)據(jù) 輸入 緩沖 器 包含： (1) 存儲體 (2)外圍電路 a. 地址譯碼器 b. 讀 /寫控制及 I/O電路 c. 片選控制 CS 二、 RAM的組成 只讀存儲器 (ROM) ROM主要由地址譯碼器、存儲矩陣、控制邏輯和輸出電路 四部分 組成（如圖 ），與 RAM不同之處是 ROM在使用時只能讀出，不能隨機寫入。 利用外接多路開關(guān) ， 先由行選通信號 RAS選通 8位行地址并鎖存 。 2164是 64K 1位的DRAM芯片 ， 片內(nèi)含有 64K個記憶單元 ， 所以 ， 需要 16位地址線尋址 。 (2) 基本電路管子少 , 集成度高 ， 功耗低 。 所以 ， 讀出過程實際上是讀 、 回寫過程 ， 回寫也稱為刷新 。 （ 3） 讀出操作完畢 ， 電容 Cs上的電荷被泄放完 ， 而且選中行上所有基本存儲元電路中的電容 Cs都受到干擾 ， 故是 破壞性讀出 。 該行選擇信號使本行上所有基本存儲單元電路中的 T1管均導(dǎo)通 ， 由于 刷新放大器具有很高的靈敏度和放大倍數(shù) ， 并且能夠?qū)碾娙萆献x取的電流信號 （ 與 Cs上所存 “ 0” 或 “ 1” 有關(guān) ） 折合為邏輯 “ 0” 或邏輯“ 1” 。 行選管 T1導(dǎo)通 ， 該存儲單元被選中 ， 若 寫入 “ 1” ， 則經(jīng)數(shù)據(jù) I/O線送來的寫入信號為高電平 ，經(jīng)刷新放大器和 T2管 （ 列選管 ） 向 Cs充電 ， Cs上有電荷 ， 表示寫入了“ 1” ；若 寫入 “ 0” ， 則數(shù)據(jù) I/O線上為 “ 0” ， Cs經(jīng) T1管放電 ， Cs上便無電荷 ， 表示寫入了 “ 0” 。 二、動態(tài)隨機存儲器 DRAM 刷新放大器 數(shù)據(jù) I/O線 T1 CS 行選擇信號 圖 單管 DRAM基本存儲元電路 T2 列選擇 信號 圖 RAM的基本存儲電路，由 MOS晶體管 和一個 電容 CS組成。因此，共需地址線 13條，即 A12~A0；數(shù)據(jù)線 8條即 I/O8~I/O WE、 OE、 CECE2的共同作用決定了 SRAM 6264的操作方式，如表 。 典型的靜態(tài) RAM芯片如Intel 6116 （ 2K 8 位 ） ， 6264 （ 8K 8 位 ） ， 62128（ 16K 8位 ） 和 62256（ 32K 8位 ） 等 。 基本存儲電路中所含晶體管較多 。 工作過程 : 特點： (1) 不需要刷新，簡化外圍電路。 （ 3） 對寫入內(nèi)容進行 讀出時 ， 需要先通過地址譯碼使字選擇線為高電平 ， 于是 T T T T8導(dǎo)通 ， A點的狀態(tài)被送到I/O線上 ， B點的狀態(tài)被送到 ^I/O線上 ， 這樣 ， 就讀取了原來存儲器的信息 。 而當寫入信號和地址譯碼信號消失后 ， 該狀態(tài)仍能保持 。 （ 2） 寫入時 ， 寫入數(shù)據(jù)信號從 I/O線和 ^I/O線進入 。 可以用這兩種不同狀態(tài)分別表示 “ 1” 或 “ 0” 。 所以 ， 這種狀態(tài)是穩(wěn)定的 。 其中 T T2為工作管 ， T T4為負載管 ， T T6為控制管 ， T T8也為控制管 ， 它們?yōu)橥涣芯€上的存儲單元共用 。 圖 六管靜態(tài) RAM基本存儲電路 Y地址譯碼 Vcc V7 I / O V8 I / O V3 V4 V5 V2 V6 A V1 B