4-半導(dǎo)體存儲(chǔ)器-wenkub.com
2025-08-01 09:14 本頁(yè)面
【正文】 amp。 74LS138譯碼器的輸入端 C， B， A分別連地址線 A16~A14， A0、 BHE用來(lái)作為偶體 /奇體存儲(chǔ)器的體選控制信號(hào) 。 表 BHE和 A0組合的對(duì)應(yīng)操作 BHE A0 數(shù)據(jù)讀 /寫(xiě)格式 使用數(shù)據(jù)線 需要的總線周期 0 0 從偶地址讀 /寫(xiě)一個(gè)字 AD15~AD0 一個(gè)總線周期 1 0 從偶地址讀 /寫(xiě)一個(gè)字節(jié) AD7~AD0 一個(gè)總線周期 0 1 從奇地址讀 /寫(xiě)一個(gè)字節(jié) AD15~AD8 一個(gè)總線周期 0 1 1 0 從奇地址讀 /寫(xiě)一個(gè)字 先讀 /寫(xiě)字的低 8位（在奇體中） 再讀 /寫(xiě)字的高 8位（在偶體中） AD15~AD8 AD7~AD0 兩個(gè)總線周期 2. 連接舉例： 要求用 4K 8的 EPROM芯片 2732， 8K 8的 RAM芯片 6264， 譯碼器 74LS138構(gòu)成 8K字 ROM和 8K字 RAM的存儲(chǔ)器系統(tǒng) ， 如圖 ， 系統(tǒng)配置為最小模式 。 (2) 奇數(shù)存儲(chǔ)體與 8086中 D8～ D15相連。 芯片 A19 ~ A15 A14~A12 A11 ~ A0 一個(gè)可用地址范圍 1 00 000 全 0~全 1 00000~00FFFH 2 00 001 全 0~全 1 01000~01FFFH 3 00 010 全 0~全 1 02022~02FFFH 4 00 011 全 0~全 1 03000~03FFFH 圖 部分譯碼 2732 (1) 2732 (4) 2732 (2) 2732 (3) CE CE CE CE Y0 Y1 Y2 Y3 G1 G2A G2B C B A M/IO A16 A17 A14 A13 A12 A11~A0 1. 8086存儲(chǔ)器組織 存儲(chǔ)器中 ， 任何兩相鄰的字節(jié)被定義為一個(gè)字 ，構(gòu)成字的兩個(gè)字節(jié)都有各自的字節(jié)地址 。 關(guān)于部分譯碼法例題見(jiàn)后面內(nèi)容。單片2764（ 8K 8位， EPROM）在高位地址 A19~A13=0001110時(shí)被選中 。前一例采用門(mén)電路譯碼，后例采用 3~8譯碼器譯碼。 全譯碼法中，對(duì)剩余的 全部高位地址線進(jìn)行譯碼稱為 全譯碼法 。 （ 2） 單線單選 另一種常用的線選法是用高位地址的 每一根線分別控制各組芯片 的片選端 。 2. 存儲(chǔ)器芯片的選擇 (片選 ) CPU對(duì)存儲(chǔ)器操作時(shí)，先進(jìn)行片選，再?gòu)倪x中芯片中根據(jù)地址譯碼選擇存儲(chǔ)單元進(jìn)行數(shù)據(jù)的存取。 (3) 選用存儲(chǔ)器芯片的類型和數(shù)量。 一般選高速存儲(chǔ)器 ， 避免需要在 CPU有關(guān)時(shí)序中插入 TW， 降低 CPU速度 ， 增加 WAIT信號(hào)產(chǎn)生電路 。 存儲(chǔ)器與 CPU的接口技術(shù) 數(shù)據(jù)總線 控制總線 C P U 地址總線 存 儲(chǔ) 器 圖 CPU與存儲(chǔ)器連接示意圖 一、存儲(chǔ)器與 CPU的連接 (一 ) 存儲(chǔ)器與 CPU連接時(shí)應(yīng)注意問(wèn)題 1. CPU總線的負(fù)載能力。 特點(diǎn)： (3) 可 直接執(zhí)行 由于省去了從磁盤(pán)到 RAM的加載步驟，查詢或等待時(shí)間僅決定于閃速存儲(chǔ)器，用戶可充分享受程序和文件的高速存取以及系統(tǒng)的迅速啟動(dòng)。 五、 Flash存儲(chǔ)器 閃速存儲(chǔ)器 （ Flash Memory） 是一種新型的半導(dǎo)體存儲(chǔ)器 ， 由于它具有可靠的 非易失性 、 電擦除性 以及 低成本 ， 對(duì)于需要實(shí)施代碼或數(shù)據(jù)更新的嵌入式應(yīng)用是一種理想的存儲(chǔ)器 ， 而且它在固有性能和成本方面有較明顯的優(yōu)勢(shì) 。 注意 : 四、電可擦除可編程 ROM（ EEPROM） E2PROM是一種 在線 （ 即不用拔下來(lái) ） 可編程只讀存儲(chǔ)器 ， 它能像 RAM那樣隨機(jī)地進(jìn)行改寫(xiě) ， 又能像 ROM那樣在掉電的情況下所保存的信息不丟失 ， 即 E2PROM兼有 RAM和 ROM的雙重功能特點(diǎn) ， 如圖 。 典型的 EPROM芯片 常 用 的 典 型 EPROM 芯 片 有 ： 2716（ 2K 8） 、 2732（ 4K 8） 、 2764（ 8K 8） 、27128（ 16K 8） 、 27256（ 32K 8） 、 27512（ 64K 8） 等 。 該過(guò)程的時(shí)間被嚴(yán)格控制 （ 幾十毫秒 ） ， 保證不會(huì)損壞管子 。 EPROM具有 可修改性 ， 在它的正面 ， 有一個(gè)石英玻璃窗口 ， 當(dāng)用 紫外線光源 通過(guò) 窗口 對(duì)它 照射 15~20分鐘（ 視具體型號(hào)而異 ） 后 ， 聚集在各基本存儲(chǔ)電路中的電荷形成 光電流泄露 走 ， 使電路恢復(fù)為初態(tài) ， 所有位為 1。 三、可擦除、可編程 ROM（ EPROM） 在實(shí)際工作中 ， 一個(gè)新設(shè)計(jì)的程序往往需要經(jīng)歷調(diào)試 、 修改過(guò)程 ， 如果將這個(gè)程序?qū)懺?ROM和PROM中 ， 就很不方便了 。 若準(zhǔn)備 寫(xiě)入 1， 則向位線送高電平 ， 此時(shí)管子截止 ， 熔絲將被保留 ；若準(zhǔn)備 寫(xiě)入 0， 則向 位線送低電平 ， 此時(shí) 管子導(dǎo)通 ， 控制電流使 熔絲燒斷 ， 不可能再恢復(fù) ， 故只能進(jìn)行 一次編程 。 存儲(chǔ)單元的工作原理仍為當(dāng)某一行被選中時(shí)，連到存儲(chǔ)管子的基極信號(hào)為 “ 1”，各列若有管子與此選擇線相連，則管子導(dǎo)通，輸出為“ 0”，在輸出電路中經(jīng)過(guò)反相，實(shí)際輸出為“ 1”；若沒(méi)有管子與此選擇線相連，則存儲(chǔ)矩陣輸出為 “ 1”，經(jīng)過(guò)輸出電路反相，輸出為“ 0”。 8個(gè)這樣的電路，其地址線并聯(lián)，可得到 8位信號(hào)輸出 . A5 A6 A7 A8 A9 A0 A1 A2 A3 A4 VCC …… … 圖 復(fù)合譯碼的 MOS ROM電路 ROM電路 雙極型 ROM的 速度 比 MOS ROM快 ，它的取數(shù)時(shí)間約為幾十 ns，可用于速度要求較高的微機(jī)系統(tǒng)中。 R R R R VCC 1 2 3 4 字線 位 4 位 3 位 2 位 1 輸出數(shù)據(jù)位 圖 二極管 ROM 二極管 ROM陣列 4 3 2 1 位 字 1 2 3 4 0 0 0 0 0 0 1 1 0 1 0 1 1 0 1 0 用 MOS三極 管 取代二極管便構(gòu)成了 MOS ROM陣列 字線 1 字線 2 字線 3 字線 4 字 地 址 譯 碼 器 VDD D4 D3 D2 D1 A1 A0 00 01 10 11 位線1 位線2 位線3 位線4 4 3 2 1 位 字 1 2 3 4 0 0 1 0 1 1 0 1 1 1 1 0 0 1 0 0 D4 D3 D2 D1 圖 MOS管 ROM陣列 從二極管 ROM和 MOS ROM的介紹可知，這種存儲(chǔ)矩陣的內(nèi)容完全取決于 芯片制造過(guò)程 ，而一旦制造好以后，用戶是無(wú)法變更的。 (2) 用于產(chǎn)品批量生產(chǎn)。 輸出電路 Y 譯碼 存儲(chǔ)矩陣 X 譯 碼 控 制 邏 輯
高考資料相關(guān)推薦
鄂ICP備17016276號(hào)-1